开发工具:
文件大小: 38kb
下载次数: 0
上传时间: 2020-10-19
详细说明：典型ASIC设计具有下列相当复杂的流程：
1） 、结构及电气规定。
2）、RTL级代码设计和仿真测试平台文件准备。
3）、为具有存储单元的模块插入BIST（Design For test 设计）。
4）、为了验证设计功能，进行完全设计的动态仿真。
5）、设计环境设置。包括使用的设计库和其他一些环境变量。
6）、使用 Design Compiler工具，约束和综合设计，并且加入扫描链（或者JTAG）。
7）、使用 Design Compiler自带静态时序分析器，进行模块级静态时序分析。
8）、使用 Formality工具，进行 RTL级和综合后门
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
