文件名称:
Vivado使用误区与进阶——在Vivado中实现ECO功能
开发工具:
文件大小: 471kb
下载次数: 0
上传时间: 2020-10-19
详细说明：关于Tcl在Vivado中的应用文章从Tcl的基本语法和在Vivado中的应用展开，继上篇《用Tcl定制Vivado设计实现流程》介绍了如何扩展甚至是定制FPGA设计实现流程后，引出了一个更细节的应用场景：如何利用Tcl在已完成布局布线的设计上对网表或是布局布线进行局部编辑，从而在最短时间内，以最小的代价完成个别的设计改动需求。
什么是ECO
ECO指的是Engineering Change Order，即工程变更指令。目的是为了在设计的后期，快速灵活地做小范围修改，从而尽可能的保持已经验证的功能和时序。ECO的叫法算是从IC设计领域继承而来，其应用在FPGA设计上尚属首次
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
