开发工具:
文件大小: 205kb
下载次数: 0
上传时间: 2020-10-17
详细说明：以FPGA为硬件平台，利用FPGA的DSP开发工具DSP Builder对数字滤波器进行建模设计及系统模型仿真，生成VHDL工程文件，编制相应顶层文件，使其符合滤波器硬件系统。利用QuartusⅡ对项目进行综合、编译和调试，生成原理图模块和RTL电路图。通过对5 kHz方波信号进行仿真滤波，并将VHDL下载到硬件系统中进行硬件实现，有效地提取到5 kHz的正弦信号。实验结果表明，该设计很好地达到了FIR滤波器的性能，为数字滤波器的设计与实现提供了新的途径和方法。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
