文件名称:
视频阵列处理器数据加载电路的设计与实现
开发工具:
文件大小: 396kb
下载次数: 0
上传时间: 2020-10-17
详细说明：随着多种视频编解码标准和视频算法的提出，视频处理器高效性和灵活性显得更为重要。针对视频阵列处理器中数据加载速率与阵列处理单元处理不匹配的问题，通过对视频编解码标准算法的分析，深度挖掘数据访存冗余和传输的特点，在可编程可重构体系结构下，设计了支持灌入和Cache两种工作模式的数据加载电路，并进行了功能仿真和FPGA验证。结果表明，该电路能够满足1 080P视频处理对数据加载的要求，采用Desgin Compiler在SMIC 0.13 ?滋m CMOS工艺标准单元库下综合，频率可达197 MHz。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
