文件名称:
数字逻辑与数字系统设计习题答案王永军 李景华
开发工具:
文件大小: 5mb
下载次数: 0
上传时间: 2010-03-29
详细说明： 第一章 数字逻辑基础 作业及参考答案 （2008.9.25） P43 1-11 已知逻辑函数 ，试用真值表、卡诺图和逻辑图表示该函数。 解：（1）真值表表示如下： 输 入 输出 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 （2）卡诺图表示如下： 00 01 11 10 0 0 1 0 1 1 1 1 1 1 由卡诺图可得 ＝ （3）逻辑图表示如下： 1-12 用与非门和或非门实现下列函数，并画出逻辑图。 解：（1） （2） 题1-12 (1) 题1-12 (2) 1-14 利用公式法化简下列函数为最简与或式。 解：（2） 解（3） 解（5） P44 1-15利用卡诺图化简下列函数为最简与或式。 解：（3） 方法1： 方法 2： 00 01 11 10 00 0 0 1 0 01 0 0 0 1 11 1 0 0 0 10 0 0 0 0 的卡诺图 解（5） 00 01 11 10 00 1 0 0 1 01 0 1 0 1 11 1 0 1 1 10 1 0 0 1 1-16（1） 解：画出函数F的卡诺图如下： 00 01 11 10 00 × × × 1 01 1 0 0 1 11 0 1 × 1 10 0 1 × 0 经化简可得 1-16（3） 解：画出函数F的卡诺图如下： 00 01 11 10 00 1 × × × 01 0 0 0 0 11 0 1 1 1 10 0 × × × 经化简可得 1-18 （1） 解：画出函数Y、Z的卡诺图如下： 00 01 11 10 0 0 0 1 0 1 0 1 1 1 Y的卡诺图 00 01 11 10 0 1 1 0 1 1 1 0 0 0 Z的卡诺图 1-18（2） 解： 00 01 11 10 00 0 0 1 0 01 0 0 1 0 11 1 1 1 1 10 0 0 1 0 Y的卡诺图 00 01 11 10 00 0 0 1 0 01 0 0 1 0 11 1 1 1 1 10 0 0 1 0 Z的卡诺图 1-19 已知A、B、C、D是一个十进制数X的8421BCD码，当X为奇数时，输出Y为1，否则Y为0。请列出该命题的真值表，并写出输出逻辑函数表达式。 解：该命题的真值表如下： 输 入 输出 A B C D F 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 1 0 1 0 × 1 0 1 1 × 1 1 0 0 × 1 1 0 1 × 1 1 1 0 × 1 1 1 1 × 1-20 已知下列逻辑函数，试用卡诺图分别求出Y1+Y2和Y1•Y2，并写出逻辑函数表达式。 （1） 解：分别画出Y1、Y2的卡诺图如下： 00 01 11 10 0 1 0 0 1 1 1 0 0 0 Y1的卡诺图 00 01 11 10 0 1 1 0 0 1 0 1 1 0 Y2的卡诺图 将Y1、Y2卡诺图中对应最小项相或，得到Y1+Y2的卡诺图如下： 00 01 11 10 0 1 1 0 1 1 1 1 1 0 Y1+Y2的卡诺图 由此可得 。 将Y1、Y2卡诺图中对应最小项相与，得到Y1•Y2的卡诺图如下： 00 01 11 10 0 1 0 0 0 1 0 0 0 0 Y1•Y2的卡诺图 由此可得到 （2） 解：分别画出Y1、Y2的卡诺图如下： 00 01 11 10 00 1 0 0 0 01 1 1 1 0 11 0 1 1 0 10 0 0 0 0 Y1的卡诺图 00 01 11 10 00 0 0 0 0 01 0 1 1 0 11 0 1 1 0 10 1 0 0 1 Y2的卡诺图 将Y1、Y2卡诺图中对应最小项相或，得到Y1+Y2的卡诺图如下： 00 01 11 10 00 1 0 0 0 01 1 1 1 0 11 0 1 1 0 10 1 0 0 1 Y1+Y2的卡诺图 由此可得到 将Y1、Y2卡诺图中对应最小项相与，得到Y1•Y2的卡诺图如下： 00 01 11 10 00 0 0 0 0 01 0 1 1 0 11 0 1 1 0 10 0 0 0 0 Y1•Y2的卡诺图 由此可得到 第二章 逻辑门电路 作业及参考答案 2-5 图2-74所示逻辑门均为CMOS门电路，二极管均为硅管。试分析各电路的逻辑功能，写出输出F1~F4的逻辑表达式。 （a） （b） （C） （D） 解： （a） （b） （c） （d） P93： 2-6 上题中使用的扩展功能的方法能否用于TTL门电路？试说明理由。 答：（a）不可以。如果VDD改为5V即可。 （b）不可以。100kΩ大于开门电阻RON，所以当CDE均为低电平时，或非门最下方的输入端仍然为高电平。 （c）可以，F3输出高电平电压为3.6V-0.7V=2.9V。 （d）不可以。如果VDD改为5V即可。 2-8 根据图2-76（a）所示TTL与非门的电压传输特性、输入特性、输出特性和输入端敷在特性，求出图2-76（b）中的输出电压v01～v07的大小。 解： P94： 2-10 用OC与非门实现的电路如图2-78所示，分析逻辑功能，写出逻辑表达式。 图2-78 解： P95： 2-13 已知门电路及其输入A、B的波形如图2-81所示，试分别写出输出F1~F5的逻辑函数表达式，并画出它们的波形图。 解：分别列出F1~F5函数表达式如下： 然后画出F1~F5的波形图如下： 2-16 由TTL门和CMOS门构成的电路如图2-84所示，试分别写出逻辑表达式或逻辑值。 解： P96： 2-17 已知发光二极管导通时的电压降约为2.0V，正常发光时需要约5mA的电流。当发光二极管如图2-85那样连接时，试确定上拉电阻R的电阻值。 解： （忽略门电路输出低电平VOL） 第三章 逻辑门电路 作业及参考答案 （2008.10.15、16） P151： 3-3 试说明图3-36所示两个逻辑电路图的逻辑功能相同吗？ （a） （b） 解： （a） （b） 根据（a）（b）两式表明两个逻辑电路图的逻辑功能相同 P151： 3-4 试分析图3-64所示电路逻辑功能。图中G1、G 0为控制端。A、B为输入端。要求写出G1、G 0四种取值下的F表达式。 3-8 使用与非门设计一个数据选择电路。S1、S0选择端，A、B为数据输入端。数据选择电路的功能见表3-29。数据选择电路可以反变量输入。 表3-29 功能表 S1 S0 F 0 0 F1=AB 0 1 F2=A+B 1 0 F3= 1 1 F4= 解：(1) 根据题意列出真值表如下 S1 S0 A B F1 F2 F3 F4 S1 S0 A B F1 F2 F3 F4 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 1 0 0 0 1 1 1 0 0 0 1 0 1 1 0 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 1 0 1 0 0 0 1 0 1 1 0 0 1 0 0 1 1 1 0 0 0 0 1 0 1 1 1 0 1 0 0 1 1 1 1 0 0 0 0 (2) 根据真值表列出F的逻辑表达式： (3)根据逻辑表达式画出逻辑电路如下图所示： P153: 3-11 现有四台设备，每台设备用电均为10kW。若这四台设备用F1、F2两台发电机供电，其中F1的功率为10kW，F2的功率为20kW。而四台设备的工作情况是：四台设备不可能同时工作，但至少有一台工作。设计一个供电控制电路，已达到节电之目的。 解：四台设备分别用A、B、C、D表示，设备工作表示为“1”，否则表示为“0”； 两台两台发电机用F1、F2表示，工作表示为“1”，否则表示为“0”。 (1) 根据题意列出真值表如下 A B C D F1 F2 A B C D F1 F2 0 0 0 0 × × 1 0 0 0 1 0 0 0 0 1 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 1 1 0 1 0 0 1 0 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 1 1 0 1 1 0 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 × × （2）根据真值表画F1、F2的卡诺图如下 （3）由卡诺图得： (4) 根据逻辑表达式设计逻辑电路图如下。 方法1：用与或门实现如下： 方法1：用与或门实现 方法2：用译码器和与非门实现 P153：3-12 试用低电平有效的74LS138译码器和逻辑门设计一组合逻辑电路。该电路输入X和输出F均为3位二进制数。两者之间的关系如下： 2 ≤ X ≤ 5时 F = X + 2 X ＜ 2 时 F = 1 X ＞ 5 时 F = 0 解：（1）根据上述两数的关系可得真值表如下： X2 X1 X0 F2 F1 F0 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 0 0 1 1 1 0 1 1 0 0 1 1 0 1 0 1 1 1 1 1 1 0 0 0 0 1 1 1 0 0 0 （2）由真值表得到逻辑函数表达式： （3）根据逻辑表达式设计逻辑电路图如下： P154: 3-24 试用8选1数据选择器CD4512和必要的门电路设计一个4位二进制码偶校验的校验码产生电路。 解：（1）4位二进制码偶校验的校验码产生电路的真值表如下： A B C D F A B C D F 0 0 0 0 0 1 0 0 0 1 0 0 0 1 1 1 0 0 1 0 0 0 1 0 1 1 0 1 0 0 0 0 1 1 0 1 0 1 1 1 0 1 0 0 1 1 1 0 0 0 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 1 1 1 1 1 0 （2）其逻辑函数表达式： （3）将变量A、B、C分别与CD4512的S2、S1、S0连接，作为校验码产生电路输入变量高3位，最低位变量D根据函数表达式使用CD4512的8个输入端I0～I7，并用一个非门获得D的反变量，获得逻辑电路图如下。 P165： 3-26 用与非门设计一个多功能运算电路。功能如表3-31所示。 S S S F 0 0 0 1 0 0 1 A+B 0 1 0 0 1 1 1 0 0 1 0 1 AB 1 1 0 1 1 1 0 解：（1）列出F各函数的与或表达式如下表： A+B A+B AB AB （2）列真值表 S2 S1 S0 A B F 0 0 0 X X 1 0 0 1 0 0 0 0 1 1 1 0 1 1 1 1 0 1 0 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 1 0 1 0 0 0 0 1 0 1 0 1 0 0 1 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 1 1 1 0 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 X X 0 （3）列逻辑表达式 （4）用与非门设计逻辑电路图如下： 用8选1数据选择器和门电路设计的逻辑电路图如下 P155： 3-27 试分析图3-69电路中当A、B、C、D单独一个改变状态时是否存在竞争-冒险现象，那么发生在其它变量为何值的情况？ 解：根据图3-69电路可知Y的逻辑表达式为： 当 因此，上述8种情况均有可能产生竞争-冒险现象。 附加题：应增加哪些冗余项才能消除竞争冒险现象？ 将图3-69电路的逻辑关系用卡诺图表示，从卡诺图中也可看出4个卡诺圈共有8处相切的地方如下图（a）所示。为了消除竞争冒险现象，可增加图（b）中3个蓝色的卡诺圈，其逻辑表达式改为 修改后的逻辑电路图如下： 第四章 4-5 图4-105所示是用CMOS边沿触发器和或非门组成的脉冲分频器。试画出在一系列CP脉冲作用下Q1、Q2和F的输出电压波形。设触发器的初始状态皆为0。 （a） 2同步电路 （b）异步电路 图4-105 习题4-5图 解：(a) (b) 4-7 试分析图4-106所示时序逻辑电路的逻辑功能，写出电路的驱动方程，状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。 图4-106 解：（1）电路的驱动方程： （2）电路状态方程： （3）电路输出方程： （4）列出状态转换真值表 输入 现态 驱动 次态 输出 X Q2 Q1 D2 D1 Q2 n+1 Q1n+1 F 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 1 0 0 0 1 0 1 0 1 0 1 1 1 1 1 0 1 1 0 1 0 1 0 1 1 1 1 1 0 1 0 0 （5）画出状态转换图 （6）由状态转换图可知，该电路可实现自启动功能。 P223 4-10 已知时序电路4-109所示。试分析该电路在C=1和C=0时电路逻辑功能。 解：（1）由图5-27列出驱动方程和状态方程 C=1时，实现加法计数： C=0时，实现减法计数： （2）根据状态列状态转换表如下 C C 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 （3）分析逻辑功能 由状态转换表可知，该电路为同步二进制可逆计数器。C＝1时，实现加法计数器；C=0时，实现减法计数器。根据上述公式计算得加法计数状态（C＝1）和减法计算状态（C＝0）转换表，如表2所示。 P224 4-13 用D触发器和门电路设计1个同步十一进制加法计数器，并检查设计的电路能否自启动。 解：（1）根据 同步11进制计数器需选4个D触发器，其状态转换图如图4所示： 图4 （2）根据状态转换图列出次态卡诺图： 00 01 11 10 00 0001/0 0010/0 0100/0 0011/0 01 0101/0 0110/0 1000/0 0111/0 11 xxxx/0 xxxx/0 xxxx/0 xxxx/0 10 1001/0 1010/0 xxxx/0 0000/1 （3）根据次态卡诺图得到状态方程： 00 01 11 10 00 0 0 0 0 01 0 0 1 0 11 x x x x 10 1 1 x 0 由Q4的卡诺图得： 00 01 11 10 00 0 1 0 1 01 0 1 0 1 11 x x x x 10 0 1 x 0 由Q2的卡诺图得： 00 01 11 10 00 0 0 0 0 01 0 0 0 0 11 x x x x 10 0 0 x 1 由F的卡诺图得： （4）根据D触发器的特征方程得出驱动方程： ， ， ， （5）根据驱动方程画出逻辑电路如图5所示。 图5 十一进制计数器电路图 （6）验证设计的正确性： 将0000作为初状态，代入状态方程中依次计算次态值如下表所列。 CP F 1 2 3 4 5 6 7 8 9 10 11 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 0 0 1 0 0 0 1 0 0 1 1 （7）检查自启动功能：由上表可得电路能进入有效循环态，因此能自启动。 P224 4-19 图4-114所示电路是由两片同步十进制计数器74160组成的计数器，试分析是多少进制计数器，两片之间是几进制。 图4-114 解：U1构成M=10（0～9）的十进制计数器，U2和非门构成M＝9（1～9）计数器，U1、U2共用一个时钟CP，U1的进位输出与U2的计数使能端ENP和ENT连接在一起；因此，当U1输入第9个脉冲时，U1的进位RCO输出为1，第10个脉冲到来时，U2计数值加1，U1复位为0。当计数输出等于90时，下一个脉冲到来时U1、U2的输出均为0001，其中U1属于自然计数从0～1，U2则是进位RCO输出经过非门反相产生置数有效电平加至LOAD端，使输入端预置的0001送至输出端。因此该计数器的计数范围为11～90，即该计数器属于M = 80的计数器。 ...展开收缩
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
