文件名称:
基于FPGA的24×24位低功耗乘法器的设计
开发工具:
文件大小: 399kb
下载次数: 0
上传时间: 2020-10-24
详细说明：通过对现有编码算法的改进，提出一种新的编码算法，它降低功耗的方法是通过减少部分积的数量来实现的。因为乘法器的运算主要是部分积的相加，因此，减少部分积的数量可以降低乘法器中加法器的数量，从而实现功耗的减低。在部分积的累加过程中．又对用到的传统全加器和半加器进行了必要的改进，避免了CMOS输入信号不必要的翻转，从而降低了乘法器的动态功耗。通过在Altera公司的FPGA芯片EP2CTOF896C中进行功耗测试，给出了测试结果，并与现有的两种编码算法进行了比较。功耗分别降低3．5％和8．4％。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
