文件名称:
基础电子中的提升芯片投制设计的进度估算
开发工具:
文件大小: 141kb
下载次数: 0
上传时间: 2020-11-06
详细说明:芯片设计的进度经常估不准,连带影响芯片的开发成本、芯片的上市时间、及上市后的销售。许多芯片投制商(ASIC Supplier)会用总项目管理数据库来估算芯片投制设计的进度。同时绝大多数的进度估算都认为,投制设计完成的时间取决于芯片设计的复杂度,而复杂度多以电路中的逻辑门数, 存储器位数, 和时钟频率等来衡量。
然而,有家无晶圆厂的芯片投制在2008年完成一份芯片投制设计项目的内部研究,该研究显示,芯片从交付netlist后开始进行投制设计,一直到产生GDSII数据库后完成设计,此一投制过程时间的长短,其实与交付netlist的芯片设计商之成熟度密切关连。
举例来说,一线芯片设计商与
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度。
- 本站已设置防盗链,请勿用迅雷、QQ旋风等多线程下载软件下载资源,下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
- 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.