文件名称:
EDA/PLD中的基于模块化设计方法实现FPGA动态部分重构
开发工具:
文件大小: 239kb
下载次数: 0
上传时间: 2020-11-06
详细说明：摘要：介绍了Xilinx FPGA的配置原理和FPGA模块化设计流程以及划分重构模块的原则。通过一个实例介绍了采用模块化设计方法实现Virtex-E FPGA动态部分重构的过程，能使重构模块在系统运行时改变其逻辑功能，而固定模块逻辑功能不中断，同时器件的重构时间大大减少。
随着可编程技术的不断发展，FPGA被广泛应用于电子设计的各个领域。新的设计思想和设计方法也被不断的提出和应用，如FPGA的动态部分重构技术。所谓动态重构是指对于时序变化的数字逻辑系统，其时序逻辑的发生，不是通过调用芯片内不同区域不同逻辑资源的组合来实现，而是通过对具有专门缓存逻辑资源的FPGA，进行局部和全局芯片逻辑的
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
