文件名称:
EDA/PLD中的基于FPGA和IP Core的定制缓冲管理的实现
开发工具:
文件大小: 260kb
下载次数: 0
上传时间: 2020-11-05
详细说明：随着通信协议的发展及多样化，协议处理部分PE在硬件转发实现方面，普遍采用现有的商用芯片NP(Network Processor，网络处理器)来完成，流量管理部分需要根据系统的需要进行定制或采用商用芯片来完成。在很多情况下NP芯片、TM芯片、交换网芯片无法选用同一家厂商的芯片，这时定制TM成为了成本最低、系统最优化的方案，一般采用FPGA来实现，TM的常规结构如图1所示。
图1 TM的常规结构图
目前主流的TM接口均为SPI4-P2接口形式，SPI4-P2接口信号速率高，TCCS(Chan nel-to-channel skew，数据通道的抖动，包含时钟的抖动)难以控制，在常规情况下
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
