开发工具:
文件大小: 877kb
下载次数: 0
上传时间: 2020-11-05
详细说明:北京市大学生集成电路设计大赛题,纯个人练习,使用Verilog HDL编写,内部模块包括M序列发生器、串并转换、ASK调制、波形发生器(峰值为64的正弦波与余弦波)、加法器,因此程序为个人练习,所以代码无注释,但有设计报告对模块有具体说明,有需要的同学可以下载参考
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度。
- 本站已设置防盗链,请勿用迅雷、QQ旋风等多线程下载软件下载资源,下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
- 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.