您好,欢迎光临本网站![请登录][注册会员]  
文件名称: 高速转换器时钟分配器件的端接
  所属分类: 其它
  开发工具:
  文件大小: 279kb
  下载次数: 0
  上传时间: 2020-11-04
  提 供 者: weixin_********
 详细说明:使用时钟分配器件1或者扇出缓冲器为ADC和DAC提供时钟时,需要考虑印刷电路板上的走线和输出端接,这是信号衰减的两个主要来源。   时钟走线与信号摆幅   PCB上的走线类似于低通滤波器,当时钟信号沿着走线传输时,会造成时钟信号衰减,并且脉冲沿的失真随线长增加。更高的时钟信号频率会导致衰减、失真和噪声增加,但不会增加抖动,在低压摆率时抖动最大(图1),一般使用高压摆率的时钟沿。为了实现高质量的时钟,要使用高摆幅时钟信号和短时钟PCB走线;由时钟驱动的器件应该尽可能靠近时钟分配器件放置。 图1. ADCLK925的均方根抖动与输入压摆率的关系   ADCLK9542时钟扇出缓冲器和A
(系统自动生成,下载前可以参看下载内容)

下载文件列表

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等多线程下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.
 输入关键字,在本站1000多万海量源码库中尽情搜索: