开发工具:
文件大小: 113kb
下载次数: 0
上传时间: 2020-11-13
详细说明：本案例的时钟信号的连接和高速数据采集系统一致，但DSP内部的频率设置电路和系数设置有所不同。DSP的频率设置引脚为CLKMD1～CKLMD3，这些引脚的状态来决定DSP内部倍频的大小。倍频是指在外部晶振的基础乘以设定的倍数，倍数与CLKCMD1～CLKMD3的关系如表所示。表中PLL禁止表示DSP内部的倍频电路禁止，此时DSP内部的分频电路工作，DSP工作时钟为输入时钟的一半或者1／4。
表 CLKMD1～CLKMD3与分频关系
本案例的JTAG仿真口的设计遵循IEEE标准设置。为了调试和扩展，系统将常用的地址总线、数据总线和缓冲串口总线连接到插件上。整个系统的最终布局
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
