文件名称:
嵌入式系统/ARM技术中的Verilog代码验证的全面性与代码覆盖率分析
开发工具:
文件大小: 49kb
下载次数: 0
上传时间: 2020-11-11
详细说明：作者：李秋凤，华清远见嵌入式学院讲师。
对于复杂的设计来说，Verilog代码覆盖率检查是检查验证工作是否完全的重要方法，代码覆盖率（code coverge）可以指示Verilog代码描述的功能有多少在仿真过程中被验证过了，代码覆盖率分析包括以下分析内容。
1、语句覆盖率（statement coverge）,又称为声明覆盖率，用于分析每个声明在验证过程中执行的次数。例如：
always(areq0 or areq1)
begin
gnt0=0; //声明
if(areq0==1)
gnt=1; //声明2
end
仿真过程结束后将给出
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
