您好,欢迎光临本网站![请登录][注册会员]  
文件名称: EDA/PLD中的在UltraEdit中建立Verilog环境
  所属分类: 其它
  开发工具:
  文件大小: 46kb
  下载次数: 0
  上传时间: 2020-11-09
  提 供 者: weixin_********
 详细说明:UltraEdit是一款功能强大的文本编辑器,可以编辑文字、Hex、 ASCII码,可以取代记事本,内建英文单字检查、C 及 VB 指令突显,可同时编辑多个文件,而且即使开启很大的文件速度也不会慢。是一个使用广泛的编辑器,但它并不直接支持Verilog HDL。   在网上查了资料后,自定义了一个Verilog的环境,现在心得总结如下:   1:下载Verilog的语法高亮文件。   即可支持相应的语言编辑,关键字将用不同色彩标出。   可以到官方网站去下载,包括上百种语法文件,我想应该都能满足大家的需要吧!   http://www.ultraedit.com/index.p ..
(系统自动生成,下载前可以参看下载内容)

下载文件列表

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等多线程下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.
 输入关键字,在本站1000多万海量源码库中尽情搜索: