文件名称:
EDA/PLD中的基于FPGA的高速路由查找算法
开发工具:
文件大小: 209kb
下载次数: 0
上传时间: 2020-11-09
详细说明：0 引言
随着网络流量的不断增加和路由表容量的不断增大，路由查找已经成为制约因特网的主要瓶颈。尽管采用CIDR技术能产生聚集路由，但路由器的路由表项还是很大，使得路由查找成为高，速路由器的瓶颈。因此，提高路由查找速度已成为高速路由器的关键技术。
目前实现路由查表的方法主要有软件和硬件两类。其中基于软件查表方法的查找次数最少为5次，这显然已经不能满足高速链路的要求；而基于Cache的查找方法，其查找依赖于流量的模式，即IP数据流具有局部性，随着网络数据量的增大，命中率也会降低。而基于硬件的Stanford算法则结构简单，易于硬件实现，而且查找速度快，其最少需要访问一次存储器，最多需要
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
