开发工具:
文件大小: 193kb
下载次数: 0
上传时间: 2020-11-07
详细说明：为今天的高速系统设计时钟定时电路不是一件简单的事情。不断提高的时钟频率、不断缩小的定时裕度和越来越紧张的电路板布局导致一系列的偏移、噪声、串扰及其他信号完整性问题。在今天的许多复杂系统中，设计师必须在电路板上分布多个时钟，以满足不断增长的子系统阵列的需求。同时，随着时钟网络的不断扩大以及传输线路不断加长，设计师必须支持差分信号，以最大限度地减少串扰和其他形式干扰带来的影响。
但是这样做的风险很大。由于系统中存在高速和分布广泛的信号，因此时钟树电路对系统性能、功耗、电磁辐射（EMI）和成本的影响很大。如果对其进行优化，则能为设计师带来效率、可靠性等方面的巨大好处。如果设计师不能有效地设计时
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
