文件名称:
EDA/PLD中的利用VMM建立基于事务的层次化验证平台
开发工具:
文件大小: 205kb
下载次数: 0
上传时间: 2020-11-07
详细说明：摘要：VMM是一种基于 SystemVerilog语言的验证方法学，它通过引入断言、抽象化、自动化与重用这四种机制提高了项目验证的生产率。本文通过一个实例介绍怎样利用 VMM建立基于事务的可重用的层次化验证平台。
0引言：
随着集成电路深亚微米时代的到来，集成电路的规模不断扩大，促进了系统级芯片 SoC（Systems-on-a-Chip）的发展和应用。通常一个 SoC芯片的规模在几百万门至几千万门左右，面对如此高的复杂度，验证成为 SoC设计中最困难、最具挑战性的课题之一。VMM（Verification Methodology Manual）验证方法学采用 SystemVeri
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
