开发工具:
文件大小: 70kb
下载次数: 0
上传时间: 2020-11-17
详细说明：在设计FPGA时，有时需要将整块板或整个系统的时钟综合起来考虑，本节主要介绍系统时钟的设计。
芯片之间互连时，有源同步和系统同步两种方式。无论采用何种同步方式，在需要调整时钟数据相位时，应参考DOM和PLL用法、考虑引脚延时和PCB延时等，以便综合考虑时钟方案。
在设计FPGA时，经常需要为其他芯片或系统提供时钟。比如要为外部的SSRAM提供时钟，为了能够保证所提供的时钟和数据的相位关系，通常的做法是采用外部时钟反馈方案。馈线的长度等于FPGA到外围器件的时钟线的长度，这样可以保证内部寄存器的时钟端的时钟相位和外围器件的时钟引脚的相位一致，如图所示。
图 系统时钟设计
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
