文件名称:
EDA/PLD中的Coo1Runner-Ⅱ器件实现设计范例和实现CPLD设计
开发工具:
文件大小: 166kb
下载次数: 0
上传时间: 2020-11-17
详细说明：1．CPLD设计 本设计有VHDL和Verilog两种描述，CPLD首先译码系统命令，然后产生对NAND FLASH的相应操作。CPLD主要完成以下4个任务。 (1)解码读/写地址总线。 (2)解释地址总线命令。 (3)产生NAND Flash控制信号。 (4)监控RY/BY＃。 CPLD解码地址线上的OOh～0Fh，然后操作不同地址对应的端口，产生相应的NAND Flash控制输出。端口地址及其功能描述见如表。 如表 CPLD端口地址及其功能描述
如图所示为CPLD实现框图，所有端口都是在CB＃有效时通过地址译码产生的。说明如下。
如图 CPLD实现框图
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
