文件名称:
EDA/PLD中的EDA典型单元电路的可逆计数器
开发工具:
文件大小: 183kb
下载次数: 0
上传时间: 2020-11-16
详细说明：所谓可逆计数器，就是根据计数控制信号的不同，在时钟脉冲作用下，计数器可以进行加1或者减1操作的一种计数器。可逆计数器有一个特殊的控制端，这就是DR端。\u5f53DIR='0'时，计数器进行加1操作，\u5f53DIR='1'时，计数器就进行减1操作。
【例】 用VHDL设计一个八进制可逆计数器，并使用MAX+p1us Ⅱ进行仿真。
仿真结果如图所示。
如图 八进制可逆计数器BCNT8的仿真波形 来源:ks99
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
