开发工具:
文件大小: 125kb
下载次数: 0
上传时间: 2020-11-14
详细说明：DDR SDRAM的信号例如图1所示，在这里，作为4M×16位×4块结构的256M位的DDR SDRAM，我们以ELPIDA公司（NEO与日立的合资公司）的HM5425161B为例进行说明。在同步DRAM的基础上添加的信号标注了※符号，与DRAM控制器的连接如图2所示。首先我们针对这些信号进行说明。
图1 DDR－SDRAM的信号
图2 DDR－SDRAM的连接
1. CLK（反相时钟） 同步DRAM只有一个时钟输入，与上升沿同步进行操作，而DDR－SDRAM同时也利用反相时钟。在DMU／DML（数据屏蔽）、DQSU／DQSL（数据选通）和DQn（数据）的采样时
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
