文件名称:
惠瑞捷增加并行机制以缩减存储器测试开发时间
开发工具:
文件大小: 57kb
下载次数: 0
上传时间: 2020-11-30
详细说明：惠瑞捷半导体科技宣布将可编程接口矩阵应用于Verigy V5000e 工程工作站，以帮助存储器制造商在应用V5000e进行工程，测试开发和调试时获得并行测试能力。凭借该矩阵，V5000e 可以并行测试12颗芯片（DUT），减少产线上的操作人员的时间，同时大幅度提高了总产能。此矩阵还将V5000e的引脚数量从128提高到768个测试器资源引脚，从而能够测量具有更高引脚数量的多种类型存储器芯片，包括NOR、NAND、DRAM、SRAM以及 MCP。
由于产品寿命周期不断缩短，制造商需要将测试开发时间降至最低。同时，各种存储器芯片在测试平台上有了更多的融合。为了应对测试所有这些类型芯片所面临的
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
