开发工具:
文件大小: 104kb
下载次数: 0
上传时间: 2020-12-10
详细说明：引言随着系统时钟频率的提高，时钟偏斜和干扰开始成为IC工程师重点考虑的问题。增大时序电路的时钟频率，减小时序电路的容差能提升未来的系统性能。低偏斜时钟缓冲器和锁相环时钟驱动器将帮助设计人员设计出速度、偏斜和抗噪性能等指标满足要求的电路系统，但必须将时钟电路设计为一个时钟系统，考虑时钟分步网络的各个方面，包括驱动器、传输线路和信号布线等。
时钟偏斜时钟偏斜定义为在时钟分布系统中到达各个时钟末端（即器件内部触发器的时钟输入端）的时钟相位不一致的现象。如果时钟偏斜超过所允许的最大值，电路的同步可能会发生失效。 偏斜主要由两个因素造成：一是时钟源驱动器件的偏差，例如同一个PLL输出的不同时钟信号之间
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
