文件名称:
EDA/PLD中的VHDL编码风格 --- 设计考虑
开发工具:
文件大小: 36kb
下载次数: 0
上传时间: 2020-12-10
详细说明：1. 在不是不得以的情况的话，不是用异步设计。而应该使用同步设计。2. 分割模块 把一个设计分割为几个易于管理的块，有利于团队工作。如果只有一个主要功能模块则分为几个子模块。遵循SPEC分割。3. 复位 要对DFF和LATCH进行复位。设计时采用异步复位。复位信号要直接连入FF。4. 对于FF的输出要用非阻塞语句。每个FF只能在一个always块中赋值。FF最好规定单沿触发。5. 有些地方也不一定要用非阻塞语句。比如要从一个时钟产生另一个时钟时： always (posedge clka) clkb = ~clka;6. 有些时候也不是必须要统一一个沿触发，如DDR。7. 组合逻
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
