文件名称:
EDA/PLD中的Verilog HDL源程序库
开发工具:
文件大小: 57kb
下载次数: 0
上传时间: 2020-12-09
详细说明：在熟悉了Verilog HDL语法之后，使用Verilog HDL设计FPGA遇到的最大困难可能就是不知如何用Verilog HDL的语句去描述想要实现的电路功能。要克服这一困难，除了提高数字电路设计功底之外，很重要的一点就是要学习他人的经验，多看有经验的设计者设计的源程序。 我们提供Verilog HDL源程序库的目的就是想收集尽可能多的谈设计经验的文章和经典的Verilog HDL设计，供大家学习参考。同时也希望大家能提供一些相关资料，使这个程序库能不断得到充实！ 状态机举例 你可以指定状态寄存器和状态机的状态。以下是一个有四种状态的普通状态机。 // These
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
