您好,欢迎光临本网站![请登录][注册会员]  
文件名称: Verilog HDL 条件运算符
  所属分类: 其它
  开发工具:
  文件大小: 22kb
  下载次数: 0
  上传时间: 2020-12-09
  提 供 者: weixin_********
 详细说明:4.6.5 条件运算符条件操作符根据条件表达式的值选择表达式,形式如下:cond_expr ? expr1 : expr2 如果cond_expr 为真(即值为1 ),选择expr1 ;如果cond_expr 为假(值为0 ),选择expr2 。如果cond_expr 为x 或z ,结果将是按以下逻辑expr1 和expr2 按位操作的值: 0 与0 得0 ,1 与1 得1 ,其余情况为x 。 如下所示:wire [2:0] Student = Marks > 18 ? Grade_A : Grade_C;计算表达式Marks > 18; 如果真, Grade_A 赋值为Student; 如
(系统自动生成,下载前可以参看下载内容)

下载文件列表

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等多线程下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.
 相关搜索: VerilogHDL条件运算符
 输入关键字,在本站1000多万海量源码库中尽情搜索: