开发工具:
文件大小: 25kb
下载次数: 0
上传时间: 2020-12-09
详细说明：在VHDL的表述逻辑的PROCESS中,如果一个信号被条件调用或者,有信号在付值语句右侧出现,而这些信号又没有在敏感表中,则输出信号会形成LATCH.对输入信号很多的逻辑最好不要用process表达,而用When...ELSE 或With...select等其他.另外还有其他情况也可以生成latch.下面是一个例子....signal A : std_logic_vector( 3 downto 0);signal B : std_logic_vector( 2 downto 0);...process ( RST,CLK ) begin if ( RST = '0' ) then
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
