文件名称:
EDA/PLD中的一种基于FPGA的帧同步提取方法的研究
开发工具:
文件大小: 141kb
下载次数: 0
上传时间: 2020-12-08
详细说明：在可靠的通信系统中，要保证接收端能正确解调出信息，必须要有一个同步系统，以实现发送端和接收端的同步，因此同步提取在通信系统中是至关重要的。一个简单的接收系统框图如图１所示。
本文介绍一种基于现场可编程门阵列（ＦＰＧＡ）的同步方案。ＦＰＧＡ是与传统ＰＬＤ不同的一类可编程ＡＳＩＣ，它是将门阵列的通用结构与ＰＬＤ的现场可编程特性结合于一体的新型器件，最早由美国Ｘｉｌｉｎｘ公司于１９８５年推出。ＦＰＧＡ具有集成度高、通用性好、设计灵活、开发周期短、编程方便、产品上市快捷等特点，它的门数可达１００万门以上。近年来，ＦＰＧＡ在系统的硬件设计方面得到了广泛的应用。
１ 同步序列码
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
