您好,欢迎光临本网站![请登录][注册会员]  
文件名称: 数电课设verilog做成数字钟
  所属分类: 其它
  开发工具:
  文件大小: 712kb
  下载次数: 0
  上传时间: 2020-12-06
  提 供 者: sssl****
 详细说明:1、设计一个具有‘时’、‘分’、‘秒’的十进制数字显示(小时从00~23)计时器。 2、整点报时。仿中央人民广播电台的整点报时信号,即从第59分50秒算起,每隔2秒钟发出一次信号,连续5次,最后一次信号结束即达到整点。不同步扣2分,可通过LED闪烁实现。 3、实现手动校时、校分、校秒功能。(缺一项扣一分,如果利用系统时钟校时,扣1分) 4、定时与闹钟功能,只需要设置分钟和小时。手动设置能在设定的时间发出闹铃声,声音用LED实现。 5、设计一个10个数的倒计时,闪烁显示,闪烁频率自定(无闪烁扣2分)。 6、用LCD液晶屏来显示当前时间。
(系统自动生成,下载前可以参看下载内容)

下载文件列表

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等多线程下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.
 输入关键字,在本站1000多万海量源码库中尽情搜索: