文件名称:
嵌入式系统/ARM技术中的端接未使用的低电压差分信号总线输入(图)
开发工具:
文件大小: 49kb
下载次数: 0
上传时间: 2020-12-13
详细说明：低电压差分信号（LVDS）是EIA/TIA-644标准中定义的总线技术。这种技术的特点是通过使用差分信号有较低的电压摆幅，从而具备Gbps数据速率的能力。这种技术相对单端技术的优势包括消除差分线路上传输的两个平衡信号的电磁干扰，加强了抗噪声能力。但是，当并非所有的LVDS输入都使用的时候，我们必须注意，因为浮接输入端可能会引入噪声从而导致数据错误。所以当LVDS输入端不使用的时候需要进行合适的端接。 图1为不使用的LVDS输入端端接方案举例。 不使用的LVDS输入端将使用差分信号端间摆幅大于200mV的差分输入电压进行端接。 假设理想的共模电压为1.25V，且差分信号端间需要400
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
