文件名称:
VHDL 实验三 含异步清零和同步使能的加法计数器
开发工具:
文件大小: 398kb
下载次数: 0
上传时间: 2020-12-24
详细说明：这是十进制计数器，当设计文件加载到目标器件后，将数字信号源的时钟
选择为 1HZ，使拨动开关 K1 置为高电平（使拨动开关向上），四位 LED 会按照实验
原理中依次被点亮，当加法器加到 9 时，LED12（进位信号）被点亮。当复位键（按
键开关的 S1 键）按下后，计数被清零。如果拨动开关 K1 置为低电平（拨动开关向
下）则加法器不工作。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
