文件名称:
[图书]Digital VLSI Design with Verilog
开发工具:
文件大小: 12mb
下载次数: 0
上传时间: 2010-04-20
详细说明： 来自硅谷技术学院的教科书。不同于以往传授verilog语法的书籍，这本书则通过配合实例，可以一步步学习并使用Verilog设计真正的VLSI，考虑Verilog用于VLSI设计中的多个方面，包括可综合性，仿真，芯片的可测设计以及工具的使用等等。 学习内容按周排列（12周，每周2节课）。 涉及的内容包括： Topic List (partial): Discussion: Modules and hierarchy; Blocking/nonblocking assignment; Combinational logic; Sequential logic; Behavioral modelling; RTL modelling; Gate-level modelling; Hardware timing and delays; Verilog parameters; Basic system tasks; Timing checks; Generate statement; Simulation event scheduling; Race conditions; Synthesizer operation; Synthesizable const ructs; Netlist optimization; Synthesis control directives; Verilog influence on optimization; Use of SDF files; Test structures; Error correction basics. 实例包括： Lab Projects: Shift and scan registers; counters; memory and FIFO models; digital phase-locked loop (PLL); serial-parallel (and υ-υ) converter; serializer-deserializer (serdes); primitive gates; switch-level design; netlist back-annotation. 涉及的工具：VCS, Design Compiler, or QuestaSim ...展开收缩
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
