文件名称:
wyre:编译为Verilog的硬件定义语言-源码
开发工具:
文件大小: 142kb
下载次数: 0
上传时间: 2021-03-21
详细说明：怀尔
一种符合人体工程学的硬件定义语言，可编译为Verilog。
特征
强类型
类型推断
内联模块实例化
订单独立声明
简约语法
换行符作为语句分隔符
类型前的名称和紧凑型符号
C样式{块语法}
紧凑位文字
match表达式
大数据文字（数据块）
内置的数据转换功能（例如，切片，模糊）
结构
列准确的编译错误报告
例子
Wyre是什么样的？这是一个基本的示例设计，带有2个模块，一个时钟输入，一个按钮和3个LED。
top(clk $1, button $1) {
out reg leds $3
posedge clk {
if button {
leds <= '111
} else {
leds <= inc(a: leds).o
}
}
}
inc(a $3) {
out o := a + 1
}
背景
前一段时间，我得到了莱迪思的iCE40 FPGA
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
