开发工具:
文件大小: 26kb
下载次数: 0
上传时间: 2021-03-17
详细说明：直接数字合成器
概述
这是用系统Verilog编写的DDS核心。 它使用四分之一浪潮加上可选的taylor级数逼近。 该代码针对带有Vivado 2020.2的XILINX系列7 FPGA进行了优化和测试，但也可以在其他产品上使用。 在那种情况下，某些寄存器的宽度可能不是最佳的，大多数寄存器的宽度目前都经过优化以适合于DSP48E1单元。
sin-cos lut使用的查找表需要使用tools / generate_sine_lut.py脚本进行预先计算。 生成的十六进制文件需要放在$ readmemh命令可以找到它的位置。 这可能会因所使用的合成器而异。
参数
PHASE_DW选择相位输入的位数
OUT_DW选择输出的位数
USE_TAYLOR如果设置为1，则启用泰勒级数校正
如果USE_TAYLOR = 0，则不使用LUT_DW。在这种情况下，LUT_DW设置为PHASE_DW-2，这
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
