注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 一种用于SDH 2Mbit/s 支路输出口的全数字锁相环

  2. 提出了一种具有极低通带宽度的二阶全数字锁相环, 并采用了一些非线性 的改进措施, 使其具有一个相对较宽的牵出范围, 从而可以用来恢复E1 支路信号的时钟。经硬件 实验证实, 完全可以满足ITU 2T 对抖动抑制特性的要求

  3. 所属分类：专业指导

    • 发布日期：2009-08-17
    • 文件大小：379904
    • 提供者：xiaoxiaoha

  1. 一种简单的数字式二阶锁相环

  2. 设计飞一种试阴斗“ 海盔” 机道别亏翼推令系 兔月的简单自勺数字式二价硕相坏。

  3. 所属分类：专业指导

    • 发布日期：2009-08-17
    • 文件大小：920576
    • 提供者：xiaoxiaoha

  1. 一阶锁相环的相图法分析

  2. 擎相环是一种先进的反馈控制系统, 在现代电子技术领域得到广泛应用· 本文谬尽论述了应用相图法来分 析、计算一阶锁相环, 由此得出的一些重要结论, 也是分析其它复杂锁相环的基础。

  3. 所属分类：专业指导

    • 发布日期：2009-08-17
    • 文件大小：199680
    • 提供者：xiaoxiaoha

  1. 基于 FPGA 的高阶全数字锁相环的设计与实现

  2. 提出了一种实现高阶全数字锁相环的新方法。该锁相环以数字比例积分控制取代了传统的一些数字环路滤 波控制方法，具有电路结构简单、控制灵活、跟踪精度高、环路性能好和易于集成的特点

  3. 所属分类：嵌入式

    • 发布日期：2009-08-17
    • 文件大小：315392
    • 提供者：xiaoxiaoha

  1. 电机锁相控制系统的分析与设计

  2. 在需要电机作高精度稳速运行的应用场合中, 越来越多地采用锁相伺服控制系 统。文中介绍在锁相伺服控制环中采用P I 控制, 并且提出了按典型三阶期望最佳开环模型进行设 计的一套系统的设计方法, 较好地解决了锁相控制系统设计中存在的问题。

  3. 所属分类：专业指导

    • 发布日期：2009-08-17
    • 文件大小：203776
    • 提供者：xiaoxiaoha

  1. 3阶锁相环路接收机的设计与实现

  2. 低阶锁相环跟踪频率斜升信号时产生的稳态相差致使环路失锁,接收机无法锁定载波信号.针对这一问题提出一种具有3个零极点的3阶锁相环路,其产生零稳态相差,对含有多普勒频移的载波信号具有较好的锁定效果.给出3阶锁相环参数设计公式.使用频率预测预置锁相环中心频率使环路快速捕获信号,利用FFT及卡尔曼滤波方法提高频率预测的精度,采用FPGA实现3阶载波接收机.结果显示,3阶PLL可稳定跟踪载波信号.

  3. 所属分类：硬件开发

    • 发布日期：2010-04-19
    • 文件大小：257024
    • 提供者：eeicc

  1. 经典的锁相环和锁相技术

  2. 第一章：锁相环路的基本工作原理 第1节：锁定与跟踪的概念 第2节：环路组成 第3节：环路的动态方程 第4节：一阶锁相环路的捕获、锁定与失锁 第二章：环路跟踪性能 第1节：线性相位模型与传递函数 第2节：二阶线性系统的一般性能 第3节：环路对输入暂态信号的响应 第4节：环路对输入正弦相位信号的响应 第5节：环路的稳定性 第6节：非线性跟踪 第三章：环路噪声性能 第1节：环路噪声相位模型 第2节：对输入白高斯噪声的线性过滤特性 第3节：环路对压控振荡器相位噪声的线性过滤 第4节：环路对各类噪声与干

  3. 所属分类：专业指导

    • 发布日期：2010-12-22
    • 文件大小：2097152
    • 提供者：xiaobaitu8629

  1. 一阶锁相环Matlab程序及其FPGA程序

  2. 1、资料包含一阶环路设计说明，一阶环路Matlab程序，matlab程序模拟FPGA工作方式，对各变量进行了量化处理。 2、包含了FPGA工程，可直接运行查看仿真结果，使用Vivado2015.4.2版本

  3. 所属分类：其它

    • 发布日期：2017-07-05
    • 文件大小：27262976
    • 提供者：sanbaiqian

  1. 一份锁相环实现的载波同步的2阶环的MATLAB仿真代码，是保存在WORD上的

  2. 一份锁相环实现的载波同步的2阶环的MATLAB仿真代码，是保存在WORD上的

  3. 所属分类：其它

    • 发布日期：2018-11-09
    • 文件大小：26624
    • 提供者：fcc2008

  1. 一阶锁相环matlab仿真M文件-pll.rar

  2. 一阶锁相环matlab仿真M文件-pll.rar 自定义的函数PLL.M采用了求解微分方程的方法对模拟的锁相环进行仿真,其中使用的滤波器为一阶的RC低通滤波器,仿真过程结束之后,屏幕上显示出压控振荡器的输入电压、压控振荡器输出信号的波形和相位、压控振荡器输出的瞬时频率及频谱、锁相环的输入信号等参数。 pll.m函数的用法是： 》pll; fi输入信号频率（Khz),fo压控振荡器的固有振荡频率（kHz),Kd鉴相器的增益常数，T时间区间（s),dt时间间隔（S），th0=[ э （0）э `

  3. 所属分类：其它

    • 发布日期：2019-08-13
    • 文件大小：1024
    • 提供者：weixin_39841882

  1. 一种改进型二阶广义积分器的单相锁相环研究

  2. 为保证煤矿补偿设备的精确稳定补偿,需要准确、快速地跟踪电网电压,所以锁相技术对煤矿补偿设备极为重要。在传统基于二阶广义积分器单相锁相环的基础上,提出了一种采用三阶积分模块,对整个系统进行离散化。该改进的二阶广义积分器配合瞬时无功功率理论的单相锁相环,提高了单相锁相环的整体性能和精度。通过仿真与实验验证了该方法的有效性。

  3. 所属分类：其它

    • 发布日期：2020-05-15
    • 文件大小：319488
    • 提供者：weixin_38717143

  1. 基于相电压输入锁相环的特定次谐波检测

  2. 为实现对电力谐波的快速和准确检测,提出一种应用于有源滤波器中的新颖锁相环。首先对提出的锁相环性能进行分析,并设计锁相环和确定其参数,获取其Bode图和单位阶跃响应,仿真实验表明,所提锁相环在电压突变和突加谐波的情况下,相位检测不受任何影响;其次,将所提锁相环应用于特定次谐波检测,根据所提谐波分离算法完成仿真实验,仿真结果表明,特定次谐波分离幅值无偏差。与其他算法比较,此算法具有简单、谐波分离结果准确等明显优势,满足了APF实际应用中对电流检测的要求,容易由DSP实现,具有很强的实用性。

  3. 所属分类：其它

    • 发布日期：2020-04-22
    • 文件大小：686080
    • 提供者：weixin_38699757

  1. 基于FPGA的数字锁相环设计

  2. 数字锁相环是闭环自动控制系统,常用于接受信号的载波恢复与跟踪。文章介绍了一种二阶数字锁相环的基本原理和其基于FPGA的实现方案,详细阐述了鉴相器、环路滤波器和数控振荡器等环路部件的参数设计及电路结构,并引入一种有效的环路状态检测方法,仿真验证了设计的正确性和有效性。

  3. 所属分类：其它

    • 发布日期：2020-07-04
    • 文件大小：245760
    • 提供者：weixin_38742571

  1. 基于ADF4117的电荷泵型锁相环设计

  2. 电荷泵型锁相环的设计主要集中在环路滤波器。为了解决各种环路滤波器对锁定时间要求较高，并在环路带宽较宽的应用中对参考频率附近杂散抑制不够，因而致使锁相环相位噪声及杂散恶化的问题。文中以ADF4117为基础，给出了一种带三阶无源环路滤波器的电荷泵型锁相环的设计方法。该方法能有效抑制杂散，使锁相环输出达到良好的相位噪声及杂散指标。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：187392
    • 提供者：weixin_38660579

  1. 基于DSP的高阶COSTAS锁相环的设计

  2. 本文主要介绍了一种新型的适用于MPSK载波提取的高阶COSTAS环路，能满足MPSK相干解调的需要，且便于DSP实现。针对COSTAS环算法的DSP实时实现问题，进行了详细的讨论。最后，针对一个具有较高数据速率8PSK调制解调实例，在单片C6416上完成了基于高阶COSTAS环的载波同步及相干解调，并给出了通过CCS工具观察到的DSP实现结果，证明高阶COSTAS锁相环具有较好的载波同步性能。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：224256
    • 提供者：weixin_38732744

  1. 基于FPGA 的高阶全数字锁相环的设计与实现

  2. 提出了一种实现高阶全数字锁相环的新方法。该锁相环以数字比例积分控制取代了传统的一些数字环路滤波控制方法，具有电路结构简单、控制灵活、跟踪精度高、环路性能好和易于集成的特点。文中介绍了该高阶全数字锁相环的系统结构和工作原理，对其性能进行了理论分析和计算机仿真。应用EDA 技术设计了该系统，并用FPGA实现了其硬件电路。仿真和硬件测试结果证实了该设计的正确性。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：76800
    • 提供者：weixin_38677190

  1. EDA/PLD中的基于全数字锁相环的设计

  2. 本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，最后对一些有关的问题进行了讨论。关键词：全数字锁相环；DPLL；FSK；FPGA 引言　　锁相环(PLL)技术在众多领域得到了广泛的应用。如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现，而全数字锁相环(DPLL)与传统的模拟电路实现的PLL相比，具有精度高且不受温度和电压影

  3. 所属分类：其它

    • 发布日期：2020-11-24
    • 文件大小：78848
    • 提供者：weixin_38717171

  1. EDA/PLD中的基于FPGA 的高阶全数字锁相环的设计与实现

  2. 1 引言 　　锁相环在通信、雷达、测量和自动化控制等领域应用极为广泛，已经成为各种电子设备中必不可少的基本部件。随着电子技术向数字化方向发展，需要采用数字方式实现信号的锁相处理。因此，对全数字锁相环的研究和应用得到了越来越多的关注。 　　传统的数字锁相环系统是希望通过采用具有低通特性的环路滤波器，获得稳定的振荡控制数据。对于高阶全数字锁相环，其数字滤波器常常采用基于DSP 的运算电路。这种结构的锁相环，当环路带宽很窄时，环路滤波器的实现将需要很大的电路量，这给专用集成电路的应用和片上系统S

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：107520
    • 提供者：weixin_38747144

  1. 一种新型的单相数字锁相环

  2. 本文提出了一种新型的高精度数字锁相环（DPLL）技术，以一个改进的鉴相器(PD)环节代替常用的二阶通用积分器构成的PD环节，为了抑制该方法在同步信号频率上引入的二次谐波干扰，本文分析了引入谐波的原因，提出针对同步信号频率二次谐波的带阻滤波器，并研究了基于FPGA的数字锁相环实现方法。该方法锁相精度高，速度快，结构简单，计算量较小。仿真和实验结果表明该方法是有效可行的。

  3. 所属分类：其它

    • 发布日期：2021-01-28
    • 文件大小：1048576
    • 提供者：weixin_38609765

  1. 基于全数字锁相环的设计

  2. 本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，对一些有关的问题进行了讨论。关键词：全数字锁相环；DPLL；FSK；FPGA 引言　　锁相环(PLL)技术在众多领域得到了广泛的应用。如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现，而全数字锁相环(DPLL)与传统的模拟电路实现的PLL相比，具有精度高且不受温度和电压影响，

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：75776
    • 提供者：weixin_38589812
« 12 3 »