注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA七段数码显示译码器设计

  2. 七段数码显示译码器设计，VHD语言设计L

  3. 所属分类：其它

    • 发布日期：2009-05-23
    • 文件大小：319488
    • 提供者：hnicholastse

  1. EDA 小实验程序全加器 ,数据选择器等等十个

  2. 带有详细实验内容如利用EWB软件设计一个“计数、译码、显示”电路，要求用集成电路芯片完成，计数器为12进制；显示用七段数码管。

  3. 所属分类：嵌入式

    • 发布日期：2009-06-18
    • 文件大小：118784
    • 提供者：rhfbipt

  1. Verilog实例（经典135例）

  2. 很实用的Verilog实例！ 目录：王金明：《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波

  3. 所属分类：嵌入式

    • 发布日期：2009-09-08
    • 文件大小：130048
    • 提供者：kevinsjtu

  1. 数字钟课程设计报告整体电路图

  2. 1.数字逻辑实验箱 2.万用表 3.二-五-十进制计数器 74LS90×11 4.七段显示译码器 CC4511×6 5.两输入四与非门 74LS00×2 6.半导体共阴极数码管 BS202×6 7.六反相器 74LS04×1 8.双路2-2（3）输入与或非门 74LS51×1 9.电阻 680×2 100K×1 10．石英晶体振荡器100KHz×1 11．电容、可变电容 220PF、8到16PF

  3. 所属分类：专业指导

    • 发布日期：2010-01-01
    • 文件大小：1048576
    • 提供者：hl1071302102

  1. 基于EDA实现七段数码显示译码器设计

  2. 为了能以十进制数码直观地显示数字系统的运行数据， 符显示器有七段可发光的线段拼合而成。常见的七段字符显示器有半导体数码管和液晶显示器两种。

  3. 所属分类：专业指导

    • 发布日期：2010-01-23
    • 文件大小：497664
    • 提供者：zjp649527

  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

  3. 所属分类：硬件开发

    • 发布日期：2010-06-07
    • 文件大小：8388608
    • 提供者：zt839486421

  1. verilog HDL经典程序实例135例

  2. Verilog HDL程序设计教程》程序例子，带说明。【例 3.1】4 位全加器 【例 3.2】4 位计数器【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序【例 3.5】“与-或-非”门电路【例 5.1】用 case语句描述的 4 选 1 数据选择器【例 5.2】同步置数、同步清零的计数器【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值【例 5.5】用 begin-end 串行块产生信号波形【例 5.6】用 fork-join 并行块产生信号波形【

  3. 所属分类：嵌入式

    • 发布日期：2010-07-23
    • 文件大小：158720
    • 提供者：do622

  1. EDA—EDA技术实用教程

  2. 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2 ASIC 及其设计流程 2.2.1 ASIC 设计方法 2.2.2 一般ASIC 设计的流程 2.3 常用EDA 工具 2.3.1 设计输入编辑器 2.3.2

  3. 所属分类：硬件开发

    • 发布日期：2010-11-19
    • 文件大小：8388608
    • 提供者：sundyqt

  1. 实验一 七段数码显示译码器

  2. 7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。但为了简化过程，首先完成7段BCD码译码器的设计。如图3-1作为7段BCD码译码器，输出信号LED7S的7位分别接如图3-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段：g、f、e、d、c、b

  3. 所属分类：C

    • 发布日期：2010-12-08
    • 文件大小：377856
    • 提供者：XUQIWEN1

  1. 王金明：《Verilog HDL程序设计教程》135例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：嵌入式

    • 发布日期：2011-02-24
    • 文件大小：130048
    • 提供者：zhlyz2003

  1. EDA实验报告 七段数码显示译码器的设计

  2. 7段数码管是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。

  3. 所属分类：专业指导

    • 发布日期：2011-05-19
    • 文件大小：178176
    • 提供者：xiancc

  1. verilog HDL设计实例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：专业指导

    • 发布日期：2011-06-14
    • 文件大小：158720
    • 提供者：wwe12580

  1. 彩灯变换控制电路设计

  2. 摘 要 II 引 言 1 第1章 题目及要求 2 第2章 总体方案选择 3 第3章 单元电路设计 7 3.1矩形波发生器计 7 3.1.1 74LS290管脚功能 7 3.1.2 555多谐振荡器 10 3.1.3 矩形波发生器参数 12 3.2接通电源清零电路设计 12 3.3状态计数器设计 13 3.4逻辑电路图 15 3.5控制门电路设计 16 3.3.1控制门Ⅰ 17 3.3.2控制门Ⅱ 18 3.6译码显示电路 20 3.6.1 7448七段显示译码器 20 3.6.2 BS201引

  3. 所属分类：硬件开发

    • 发布日期：2011-12-28
    • 文件大小：903168
    • 提供者：cw2859

  1. EDA实验报告

  2. 4位全加器，组合电路VHDL描述，，七段数码显示译码器设计， 数控分频器的设计等

  3. 所属分类：PHP

    • 发布日期：2012-01-07
    • 文件大小：664576
    • 提供者：h19923525l

  1. EDA/SOPC 技术实验讲义

  2. 第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu

  3. 所属分类：硬件开发

    • 发布日期：2012-04-18
    • 文件大小：3145728
    • 提供者：xiaosong89

  1. 基于EDA七段数码显示译码器设计

  2. 七段字符显示器 为了能以十进制数码直观地显示数字系统的运行数据， 符显示器有七段可发光的线段拼合而成。常见的七段字符显示器有半导体数码管和液晶显示器两种。 图3-1是半导体数码管BS201A外形图，这种数码管的每个线段都是一个发光二极管（Light Emitting Diode，简称LED），因而把它叫做LED数码管或LED七段显示器。 图3-1 发光二极管使用的材料与普通的硅二极管和锗二极管不同，有磷砷化镓，磷化镓，砷化镓等几种，而且半导体中的杂质浓度高。当外加正电压时，大量的电子和空穴在扩

  3. 所属分类：硬件开发

    • 发布日期：2012-06-02
    • 文件大小：578560
    • 提供者：mfs1184396251

  1. 基于可编程逻辑的七段数码显示译码器的设计

  2. EDA 可编程逻辑 七段数码显示译码器

  3. 所属分类：其它

    • 发布日期：2012-09-12
    • 文件大小：252928
    • 提供者：fdxsweet

  1. 《 Verilog HDL 程序设计教程》135例，源码

  2. 《 Verilog HDL 程序设计教程》135例； 。【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行

  3. 所属分类：硬件开发

    • 发布日期：2015-05-27
    • 文件大小：130048
    • 提供者：feng1o

  1. 简易抢答器的设计与制作

  2. 具有定时功能的八路数显抢答器的设计 摘要: 本文介绍了一种用74系列常用集成电路设计的数码显示八路抢答器的电路组成、设计思路及功能。该抢答器除具有基本的抢答功能外，还具有定时、计时和报警功能。主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时。若在规定的时间内有人抢答，则计时将自动停止；若在规定的时间内无人抢答，则系统中的蜂鸣器将发响，提示主持人本轮抢答无效，实现报警功能。 关键词: 八路, 抢答器, 设计,定时，计时，报警 Abstract： In this paper, the

  3. 所属分类：硬件开发

    • 发布日期：2008-12-30
    • 文件大小：8192
    • 提供者：shixinran123

  1. 认识译码器，先从简单的CD4511说起，所以现在的电路很小巧

  2. CD4511是七段码译码器，它有四个输入端（8421BCD码），输出可以直接驱动共阴极数码管。CD4511一般与ICL7137模数转换集成块配合使用，设计为显示仪表，用于显示电压、温度等。 　　 　 。          CD4511的图形符号用IC表示。　  　认识译码器，先从简单的CD4511说起，所以现在的电路很小巧表中，LT灯是测试端，高电平时，数码管正常显示，低电平时，数码管显示“8”，主要是检查数码管的段码好坏；

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：360448
    • 提供者：weixin_38610052
« 12 3 »