注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于cycloneⅡ的高速异步串行接口的实现

  2. 基于 cyc I one II 的高速异步串行接口的实现 宋开 鑫，李 斌 ，王 婧 ，靖 文，张嘉春 ，孙新立 (沈阳理工大学，辽宁 沈阳 100168 ) 【摘 要 】文章首先介绍 了系统的总体结构 ，然后详细论述 了系统各个组成部分 的原理和 3-作 过程 ，主要 论证 了如何利用 锁相环进行 5 倍采样从而实现位同步和串并转换，然后用 FIFO 来实现时钟域的转换 ，外加一些必要的设置，最终实现了利用 现 场可编程逻辑 器件 cyclone 1I 对 150M 数据正确 的接收和转发

  3. 所属分类：硬件开发

    • 发布日期：2009-05-25
    • 文件大小：124928
    • 提供者：jayzf0503

  1. 4fsk数字调制电路的研究与设计

  2. 说明书目录 一、设计基本原理与系统框图 二、各单元电路设计 ㈠、信源单元电路㈡、多级分频电路10 ㈢、4FSK调制中的逻辑电路单元 ㈣、二进制基带信号的串/并转换模 三、SystemVIEW仿真 四、总结与体会

  3. 所属分类：嵌入式

    • 发布日期：2009-06-09
    • 文件大小：349184
    • 提供者：feng87

  1. Verilog_HDL教程

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2009-12-21
    • 文件大小：4194304
    • 提供者：yanlihui13579

  1. 通过uart接口接收串行数据，并做帧结构转换发送出去

  2. 文件是一个用硬件描述语言编写的VerilogHDL逻辑，用于通过uart接口接收串行数据，并在接收过程中将数据组帧发送出去。

  3. 所属分类：专业指导

    • 发布日期：2010-01-26
    • 文件大小：5120
    • 提供者：gyang240

  1. FPGA 设计常用的四种思想与技巧

  2. FPGA 设计常用的四种思想与技巧 本文讨论的四种常用 FPGA/CPLD 设计思想与技巧：乒乓操作、串并转换、流水线操作、数据接口同步化，都是 FPGA/CPLD 逻辑设计的内在规律的体现，合理地采用这些设计思想能在FPGA/CPLD 设计工作种取得事半功倍的效果。 FPGA/CPLD 的设计思想与技巧是一个非常大的话题，由于篇幅所限，本文仅介绍一些常用的设计思想与技巧，包括乒乓球操作、串并转换、流水线操作和数据接口的同步方法。希望本文能引起工程师们的注意，如果能有意识地利用这些原则指导日后

  3. 所属分类：硬件开发

    • 发布日期：2010-05-16
    • 文件大小：109568
    • 提供者：flyawayboy

  1. FPGA设计的四种常用思想与技巧

  2. 四种常用FPGA/CPLD设计思想与技巧：乒乓操作、串并转换、流水线操作、数据接口同步化，都是FPGA/CPLD逻辑设计的内在规律的体现，合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果。

  3. 所属分类：硬件开发

    • 发布日期：2010-07-30
    • 文件大小：43008
    • 提供者：lijinie

  1. FPGA 设计的四种常用思想与技巧

  2. 本文讨论的四种常用FPGA/CPLD 设计思想与技巧：乒乓操作、串并转换、流水线操作、数据 接口同步化，都是FPGA/CPLD 逻辑设计的内在规律的体现，合理地采用这些设计思想能在 FPGA/CPLD 设计工作种取得事半功倍的效果。

  3. 所属分类：硬件开发

    • 发布日期：2010-09-08
    • 文件大小：113664
    • 提供者：asteroidgbl

  1. FPGA设计技巧（串并转换）

  2. 本文讨论的四种常用FPGA/CPLD 设计思想与技巧：乒乓操作、串并转换、流水线操作、数据 接口同步化，都是FPGA/CPLD 逻辑设计的内在规律的体现，合理地采用这些设计思想能在 FPGA/CPLD 设计工作种取得事半功倍的效果。

  3. 所属分类：硬件开发

    • 发布日期：2010-12-17
    • 文件大小：113664
    • 提供者：drlowa

  1. FFT算法分析和逻辑电路图

  2. 基2、DIT-FFT（按时间抽取）：基2、DIF-FFT（按频率抽取）：基4、DIF-FFT(按频率抽取)，总体结构说明，各模块框图串并转换模块： 延时对齐模块： 旋转因子产生模块，并串转换和倒序模块，基2蝶形运算模块：

  3. 所属分类：电信

    • 发布日期：2011-06-29
    • 文件大小：333824
    • 提供者：mghhz816210

  1. FPGACPLD设计思想与技巧.doc

  2. 本文讨论的四种常用FPGA/CPLD设计思想与技巧：乒乓操作、串并转换、流水线操作、数据接口同步化，都是FPGA/CPLD逻辑设计的内在规律的体现，合理地采用这些设计思想能在FPGA/CPLD设计工作中取得事半功倍的效果。

  3. 所属分类：硬件开发

    • 发布日期：2012-09-01
    • 文件大小：137216
    • 提供者：nizhenniu2012

  1. 串并转换逻辑

  2. 支持ttl232.485等的串并转换；可编程波特率；注意脉冲信号宽度（采样时钟）尤其是uwr信号

  3. 所属分类：硬件开发

    • 发布日期：2015-08-05
    • 文件大小：9216
    • 提供者：fpga_play

  1. FPGA乒乓操作及串并转换设计篇

  2. 本文讨论的四种常用 FPGA/CPLD设计思想与技巧： 乒乓操作、 串并转换、 流水线操作、 数据接口同步化， 都是 FPGA/CPLD 逻辑设计的内在规律的体现， 合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果。FPGA/CPLD的设计思想与技巧是一个非常大的话题， 由于篇幅所限， 本文仅介绍一些常用的设计思想与技巧， 包括乒乓球操作、 串并转换、 流水线操作和数据接口的同步方法。 希望本文能引起工程师们的注意， 如果能有意识地利用这些原则指导日后的设计工作， 将取

  3. 所属分类：硬件开发

    • 发布日期：2018-09-15
    • 文件大小：202752
    • 提供者：qq_38352854

  1. 同步串行接口（SSI）光电编码器高速数据采集系统的板级开发

  2. SSI208P，主要应用于同步串行接口（SSI）光电编码器高速数据采集系统的板级开发。SSI208P模块将同步串行接口数据转换成并行接口数据，内部集成了SSI同步时钟发生器、脉冲计数器、数据串并转换、接口控制逻辑、输出控制以及收发驱动器（TTL-RS422电平转换）等功能单元，用户无须了解SSI数据格式，该模块自动将SSI数据转换成8位并行数据，简化了SSI编码器与DSP、单片机、PC104等控制器的接口。

  3. 所属分类：嵌入式

    • 发布日期：2019-04-02
    • 文件大小：69632
    • 提供者：qq_21426899

  1. 串口通信实验.docx

  2. 本实验模拟了现代数字逻辑电路中的数据传输过程。运用连续的代表0、1的高低电平作为数字信号，将该数字信号从输出端发送到接收端，并分别利用串行、并行两种锁存、检测。本实验模拟了序列信号的发生装置、串并转换装置、串行并行两种检测方式、锁存输出和控制电路，实现了一个简单的串行口数据传输模型。在此试验中，通过对常见芯片的组合实现功能，将一串由0、1组成的数字信号进行传输、转换、检测，使之显示在数码管上成为可读信息，并且还实现了对此电路显示的控制，使数码管在满足条件的情况下才发光。在实验中，还使用了QUAR

  3. 所属分类：电信

    • 发布日期：2020-06-19
    • 文件大小：7340032
    • 提供者：qq_40029369

  1. 零基础学FPGA （十八） 谈可编程逻辑设计思想与技巧

  2. 今天要带大家学习的是在FPGA设计中经常要遇到的设计技巧与思想，即乒乓操作，串并转换，流水线操作和跨时钟域信号的同步问题。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：84992
    • 提供者：weixin_38581455

  1. 基于Spartan-6的16路高速串行传输的设计与实现

  2. 高速串行传输的设计是FPGA设计的一个重要方面。在串行传输的设计中摒弃了采用FPGA内部逻辑资源实现从而限制了串并转换速度的传统设计方法，SelectIOTM接口技术给FPGA实现高速串行传输提供了良好的舞台，本文详细阐述了1：8 DDR模式下16路高速串行传输的实现，并通过了16路高速串行传输达到12．8Gbit／s传输速率的板级试验。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：368640
    • 提供者：weixin_38649838

  1. 单片机与DSP中的基于PCI总线模块的多通道串行数据采集系统设计

  2. 目前市面上有多种数据采集卡，但其应用都具有一定的局限性，不可能完全满足用户的需求。本文介绍的数据采集卡可应用于某视频图像采集系统中，数据源发送多路同步串行数据，然后经过数据采集卡传入上位机用以进行后续分析。上位机向外写控制字并转换后以异步串行方式输出。用以控制视频图像的采集。本系统将PCI接口逻辑和其他用户逻辑集成于一片FPGA中，因而大大节省了资源，便于进行串口扩展及其他功能的添加，性能良好，用途广泛。 　　1 PCI总线 　　PCI总线是一种高性能的局部总线，具有32位可升级到64位的、

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：265216
    • 提供者：weixin_38537941

  1. EDA/PLD中的基于 EPM7128 设计的数据合并转换器

  2. 摘要：介绍了基于CPLD芯片EPM7128设计的数据合并转换器。其中，控制串行口数据合并时间的计数器电路和并行数据转换成串行数据的移位电路都是在CPLD中完成的，数据块合并由相应的软件实现，最终形成CPM流输出。 关键词：CPLD 数据合并转换器 串行口 PCM流数据交换机的传送速率很高，当其和串行口通信时，在发送前把数据分为两部分分别发送到串行口，然后经过数据合并转换器把各个串行口的数据合并在一起并转换成PCM流。本文介绍了基于CPLD芯片EPM7128设计的数据合并转换器。1 数据合并

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：69632
    • 提供者：weixin_38743968

  1. EDA/PLD中的基于CPLD的串并转换和高速USB通信设计

  2. 摘 要：CPLD可编程技术具有功能集成度高、设计灵活、开发周期短、成本低等特点。介绍基于ATMEL　公司的CPLD芯片ATF1508AS设计的串并转换和高速USB及其在高速高精度数据采集系统中的应用。 关键词：CPLD 串并转换 USB 可编程逻辑器件(PLD)是20世纪70年代在ASIC设计的基础上发展起来的一种划时代的新型逻辑器件。自PLD器件问世以来，制造工艺上采用TTL、CMOS、ECL及静态RAM技术，器件类型有PROM、EPROM、E2PROM、FPLA、PAL、GAL、

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：126976
    • 提供者：weixin_38695061

  1. EDA/PLD中的基于CPLD芯片EPM7128设计数据合并转换器

  2. 摘要：介绍了基于CPLD芯片EPM7128设计的数据合并转换器。其中，控制串行口数据合并时间的计数器电路和并行数据转换成串行的移位电路都是在CPLD中完成的，数据块合并由相应的软件实现，最终形成PCM流输出。关键词：CPLD　数据合并转换器　串行口　PCM流   数据交换机的传送速率很高，当其和串行口通信时，在发送前把数据分为两部分分别发送到串行口，然后经过数据合并转换器把各个串行口的数据合并在一起并转换成PCM流。本文介绍了基于CPLD芯片EPM7128设计的数据合并转换器。  

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：160768
    • 提供者：weixin_38717870
« 12 3 4 5 6 7 8 9 10 ... 16 »