注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数据恢复电路（串并转换）

  2. 数据恢复电路，2位输入，4位输出，Verilog语言编程，

  3. 所属分类：专业指导

    • 发布日期：2009-05-07
    • 文件大小：1024
    • 提供者：h2761

  1. 基于cycloneⅡ的高速异步串行接口的实现

  2. 基于 cyc I one II 的高速异步串行接口的实现 宋开 鑫，李 斌 ，王 婧 ，靖 文，张嘉春 ，孙新立 (沈阳理工大学，辽宁 沈阳 100168 ) 【摘 要 】文章首先介绍 了系统的总体结构 ，然后详细论述 了系统各个组成部分 的原理和 3-作 过程 ，主要 论证 了如何利用 锁相环进行 5 倍采样从而实现位同步和串并转换，然后用 FIFO 来实现时钟域的转换 ，外加一些必要的设置，最终实现了利用 现 场可编程逻辑 器件 cyclone 1I 对 150M 数据正确 的接收和转发

  3. 所属分类：硬件开发

    • 发布日期：2009-05-25
    • 文件大小：124928
    • 提供者：jayzf0503

  1. Verilog实例（经典135例）

  2. 很实用的Verilog实例！ 目录：王金明：《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波

  3. 所属分类：嵌入式

    • 发布日期：2009-09-08
    • 文件大小：130048
    • 提供者：kevinsjtu

  1. 用Verilog HDL语言实现并串、串并接口的转换.pdf

  2. 用Verilog HDL语言实现并串、串并接口的转换.pdf

  3. 所属分类：专业指导

    • 发布日期：2010-02-08
    • 文件大小：167936
    • 提供者：h490213220

  1. FPGA串并转换设计技巧

  2. 打包压缩的 包括： FPGA 设计的四种常用思想与技巧.pdf 一些提高fpga运行速度的方法.doc 用VERILOG HDL语言实现并串、串并接口的转换.PDF

  3. 所属分类：硬件开发

    • 发布日期：2010-04-12
    • 文件大小：276480
    • 提供者：yaoxw062240

  1. 用Verilog+HDL语言实现并串、串并接口的转换

  2. CPU与外部通信时有串口和并行传输两者模式，通过硬件语言实现并串、串并接口的转换

  3. 所属分类：专业指导

    • 发布日期：2010-05-20
    • 文件大小：167936
    • 提供者：fhh434102

  1. 串并转化verilog

  2. 利用verilog语言编写的串并转换模块，已经经过验证通过。

  3. 所属分类：其它

    • 发布日期：2011-02-28
    • 文件大小：161792
    • 提供者：yangxiaoytu

  1. 可综合的8位串并转换verilog代码

  2. 简单的串行数据到8位并行数据的转换，verilog语言描述

  3. 所属分类：网络基础

    • 发布日期：2011-09-20
    • 文件大小：351
    • 提供者：luosu20062075

  1. 串并转换Verilog HDL

  2. 用Verilog HDL实现32位串行输入，1024位并行输出，并附带了测试文件，经验证可以很好的实现大位数的串并转换

  3. 所属分类：系统安全

    • 发布日期：2011-10-19
    • 文件大小：21504
    • 提供者：xubaoling1316

  1. 串并转换Verilog HDL

  2. 串并转换Verilog HDL FPGA，为了你能认真读代码，测试程序请自己编写，改代码经过调试正确

  3. 所属分类：网络基础

    • 发布日期：2012-02-26
    • 文件大小：2048
    • 提供者：fenglema

  1. FPGA串并转换代码(verilog)

  2. FPGA串并转换代码 (verilog) 可用.

  3. 所属分类：其它

    • 发布日期：2012-06-02
    • 文件大小：2048
    • 提供者：foreverx11

  1. verilogI2Cslave串并转换模块

  2. verilog语言编写的I2Cslave串并转换模块

  3. 所属分类：硬件开发

  1. 串并转换Verilog代码设计

  2. 自己编写的串并转换verilog 代码，经过Modelsim 软件仿真，验证了设计的正确性。

  3. 所属分类：硬件开发

    • 发布日期：2013-12-14
    • 文件大小：918528
    • 提供者：linxi502

  1. verilog串并转换

  2. verilog编写 实现1:8串并转换输出 用于降速处理

  3. 所属分类：硬件开发

    • 发布日期：2014-06-02
    • 文件大小：917
    • 提供者：yan363282186

  1. 串并转换Verilog

  2. 串并转换 仿真通过.

  3. 所属分类：硬件开发

    • 发布日期：2014-06-19
    • 文件大小：7340032
    • 提供者：u014729275

  1. 串并转换与并串转换的Verilog实现

  2. quartus环境下工程，自己写的sipo和piso两个模块，用verilog分别实现串并转换和并串转换，通俗易懂

  3. 所属分类：硬件开发

    • 发布日期：2014-10-09
    • 文件大小：339968
    • 提供者：reggae25

  1. 光通讯中PPM调制设计程序中的串并转换

  2. 这是光通信中PPM调制方式中的串并转换程序，此程序使用Verilog语言编程，并且编译成功，希望对大家有所帮助

  3. 所属分类：其它

    • 发布日期：2014-12-25
    • 文件大小：319488
    • 提供者：wm978864289

  1. 串并转换 verilog

  2. 串并转换 verilog

  3. 所属分类：硬件开发

    • 发布日期：2017-06-01
    • 文件大小：7340032
    • 提供者：u011758225

  1. verilog并串/串并转换

  2. 采用verilog语言编写其代码。文件中有8位和16位并串转换代码和测试文件，其中8位并串转换有a和b两种方法实现

  3. 所属分类：硬件开发

    • 发布日期：2017-10-29
    • 文件大小：2048
    • 提供者：qq_16653625

  1. Verilog编写串并转换，包含modsim编写的testbench文件

  2. Verilog编写串并转换，包含modsim编写的testbench文件

  3. 所属分类：硬件开发

    • 发布日期：2017-12-20
    • 文件大小：3072
    • 提供者：qq_40318907
« 12 3 »