注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA高速串行收发器_GTP_GTX

  2. 很详细，清楚的说明了串行收发器_GTP_GTX的工作原理和设计注意事项

  3. 所属分类：硬件开发

    • 发布日期：2013-08-24
    • 文件大小：2097152
    • 提供者：sdoyxb1989

  1. FPGA高速串行收发器,GTP,GTX

  2. FPGA高速串行收发器,GTP,GTX

  3. 所属分类：硬件开发

    • 发布日期：2015-11-24
    • 文件大小：2097152
    • 提供者：hdchenwenhao

  1. FPGA串行收发器协议

  2. FPGA串行收发器协议， serdes模块实现transceiver的发送和接收，对发送数据进行打包处理，对接收数据进行解包，产生行场同步输出

  3. 所属分类：其它

    • 发布日期：2017-08-31
    • 文件大小：18432
    • 提供者：huanying20000

  1. fpga异步串行收发器设计报告

  2. fpga异步串行收发器设计报告，其中包括设计思路详细框图，利用序列机实现，依据框图用verilog复述一遍即可完成所需功能。

  3. 所属分类：硬件开发

    • 发布日期：2019-04-08
    • 文件大小：24576
    • 提供者：weiyunguan8611

  1. urat异步串行收发器（设计报告在博客里）

  2. 设计需求 1.一个具有接收发送流缓存的异步串行收发器 2.流缓存深度256，数据宽度8 3.异步串行收发器波特率9600 4.采用EIA建议，收发器时钟uart_clk为16倍波特率（16*9600=153.6K Hz） 5.UART编码：1个启始位，8个信息位，0个奇偶校验位，2个停止位，1个空闲位 6.采用LSM解决方案

  3. 所属分类：硬件开发

    • 发布日期：2019-04-10
    • 文件大小：2097152
    • 提供者：weiyunguan8611

  1. 利用MMCM实现多芯片相位对齐的串行收发器纠偏方法

  2. 在一些特定的应用场景下，需要支持单板内多芯片串行收发器纠偏。要求各接收/发送机输入/出的数据相位差很小，比如250pS。为了达到该技术指标要求，必须使用多通道相位对齐技术、输入输出FIFO旁路技术。通常的相位对齐技术由于引入了Delay_Aligner，会带来2～4nS的相位不确定，不能满足系统指标要求。

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：121856
    • 提供者：weixin_38623000

  1. 详解：2.5Gbps收发器中1∶2解复用电路的设计

  2. 本文根据2.5Gbps高速串行收发器的工作实际，为降低后续电路设计难度，采用工作速率较高的电流模式逻辑(CurrentModeLogic，CML)设计了双环时钟数据恢复电路中的前端1：2解复用电路，采用SMIC0.18um模拟混合信号工艺实现并基于SpectraVerilog进行数模混合仿真，结果显示电路可以正常工作，符合预期要求。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：82944
    • 提供者：weixin_38517122

  1. 2.5 Gbps收发器中1∶2解复用电路的设计

  2. 本文根据2.5Gbps高速串行收发器的工作实际，为降低后续电路设计难度，采用工作速率较高的电流模式逻辑(Current Mode Logic，CML)设计了双环时钟数据恢复电路中的前端1：2解复用电路，采用SMIC 0.18 um模拟混合信号工艺实现并基于SpectraVerilog进行数模混合仿真，结果显示电路可以正常工作，符合预期要求。

  3. 所属分类：其它

    • 发布日期：2020-08-27
    • 文件大小：194560
    • 提供者：weixin_38557768

  1. TMS320C54XX系列DSP与PC机间串行通信的实现

  2. 目前大多数数字信号处理器(DSP)芯片上未提代通用异步串行收发器(UART)，只提供2～3个同步串行接口，其与微机及其它设备进行串行通信时，必须在DSP上扩展异步串行接口。

  3. 所属分类：其它

    • 发布日期：2020-08-30
    • 文件大小：176128
    • 提供者：weixin_38557530

  1. 三维电磁仿真在25 Gbps串行收发通道设计中的应用方法

  2. 高速串行收发信道设计问题在5G通信以及数据中心的设计中越来越受到重视。通过25 Gbps串行多通道收发器PCB设计工程实例，从而分析工程实现过程中遇到的过孔设计、阻抗匹配以及通道串扰等信号完整性问题，采用Cadence Sigrity全波三维电磁仿真的方法和链路仿真方法，有针对性地在工程实现的不同阶段为问题的解决提供不同的策略方法，提升了设计与仿真优化的效率，缩短了从设计到量产的时间。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：436224
    • 提供者：weixin_38602098

  1. 集成电路中的应用于高速串行收发器的CDR电路的设计

  2. 摘要：时钟数据恢复（CDR）电路是高速数据传输系统的重要组成部分。文章介绍了一种半数字二阶时钟数据恢复电路的基本结构、工作原理和设计方法，并进行了仿真和验证，结果表明，电路能够满足系统设计要求。 　　1 引言 　　随着数字系统及网络对计算量和通信速度的要求越来越高，传统的并行数据传输方式在速度上已经不能满足我们的需求，高速串行互连技术得到了越来越多的应用。 　　高速串行数据收发器的发送器负责将低速的并行数据转换为高速串行数据发到信道上，发送器利用本地锁相环电路（PLL）提供必要的时间参考。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：275456
    • 提供者：weixin_38530536

  1. 通信与网络中的快速而准确的数千兆赫兹级串行收发器建模技术

  2. 利用仿真手段验证串行链路信道是非常重要的。在非理想信道中，仿真需要包含成千上万个位的变化。工程师可以通过下载MacroModel模板，根据要求进行必要的修改后，依赖各种资源和本文提到的实例，可创建更快速的模型来执行这种类型的仿真。 　　随着差分信号频率的不断提高，数千兆赫兹级(MGH，Multi-GigaHertz)系统仿真已势在必行。特别是当系统和封装的探测变得越来越困难，硅片中的信号越来越明显地需要均衡嵌入时更是如此。而硅片封装电路板建模技术还在十字路口徘徊；IBIS模型不能处理预加重，晶

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：141312
    • 提供者：weixin_38586428

  1. 通信与网络中的Broadcom推出业界首款全部基于DSP的10Gb以太网串行收发器BCM 8706

  2. Broadcom(博通)公司近日宣布，推出新的10Gb以太网物理层器件BCM 8706 10GbE (SFP+至XAUI) 收发器，该器件采用了Broadcom久经考验的数字信号处理（DSP）技术。这是业界第一款全部基于DSP技术的10Gb以太网串行收发器，该器件为从1Gb向10Gb以太网升级提供了一条途径，可帮助客户保护在已有多模和单模光纤基础设施上的投资。由于采用了独特的高速DSP技术，因此与同类模拟解决方案相比，BCM8706在性能、高质量制造和可靠性方面具有极大优势，它将极大地促进10G

  3. 所属分类：其它

    • 发布日期：2020-11-24
    • 文件大小：74752
    • 提供者：weixin_38501045

  1. 单片机与DSP中的Broadcom推出基于DSP均衡技术的10Gb以太网串行收发器

  2. Broadcom公司宣布，推出新的10Gb以太网物理层器件BCM 8706 10GbE (SFP+至XAUI) 收发器，该器件采用了Broadcom久经考验的数字信号处理（DSP）技术。这是业界第一款全部基于DSP技术的10Gb以太网串行收发器，该器件为从1Gb向10Gb以太网升级提供了一条途径，可帮助客户保护在已有多模和单模光纤基础设施上的投资。由于采用了独特的高速DSP技术，因此与同类模拟解决方案相比，BCM8706在性能、高质量制造和可靠性方面具有极大优势，它将极大地促进10Gb以太网市场

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：68608
    • 提供者：weixin_38640168

  1. RFID技术中的Broadcom推出新的10Gb以太网串行收发器BCM 8706

  2. Broadcom(博通)公司近推出新的10Gb以太网物理层器件BCM 8706 10GbE (SFP+至XAUI) 收发器，该器件采用了Broadcom久经考验的数字信号处理（DSP）技术。这是业界第一款全部基于DSP技术的10Gb以太网串行收发器，该器件为从1Gb向10Gb以太网升级提供了一条途径，可帮助客户保护在已有多模和单模光纤基础设施上的投资。由于采用了独特的高速DSP技术，因此与同类模拟解决方案相比，BCM8706在性能、高质量制造和可靠性方面具有极大优势，它将极大地促进10Gb以太网

  3. 所属分类：其它

    • 发布日期：2020-12-02
    • 文件大小：91136
    • 提供者：weixin_38586279

  1. EDA/PLD中的基于CPLD的异步串行收发器设计

  2. 摘要：介绍了基于ＣＰＬＤ的异步串行收发器的设计方案，着重叙述了用混合输入（包括原理图和ＶＨＤＬ）实现该设计的思想，阐述了在系统可编程（ＩＳＰ）开发软件的应用方法与设计流程，并给出了ＶＨＤＬ源文件和仿真波形。 关键词：异步串行收发器；混合输入；在系统可编程；CPLD；ispLSI1016传统数字系统的设计主要基于标准逻辑器件并采用“Ｂｏｔｔｏｍ－Ｕｐ”（自底向上）的方法构成系统。这种“试凑法”设计无固定套路可寻，主要凭借设计者的经验。所设计的数字系统虽然不乏构思巧妙者，但往往要用很多标准器件

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：92160
    • 提供者：weixin_38652870

  1. 单片机与DSP中的Broadcom推出首款全部基于DSP 均衡技术的10Gb以太网串行收发器

  2. Broadcom公司宣布，推出新的10Gb以太网物理层器件BCM 8706 10GbE (SFP+至XAUI) 收发器，该器件采用了Broadcom久经考验的数字信号处理（DSP）技术。这是业界第一款全部基于DSP技术的10Gb以太网串行收发器，该器件为从1Gb向10Gb以太网升级提供了一条途径，可帮助客户保护在已有多模和单模光纤基础设施上的投资。由于采用了独特的高速DSP技术，因此与同类模拟解决方案相比，BCM8706在性能、高质量制造和可靠性方面具有极大优势，它将极大地促进10Gb以太网市场

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：72704
    • 提供者：weixin_38522795

  1. 通信与网络中的Broadcom 推出10Gb以太网串行收发器

  2. Broadcom(博通)公司今天宣布，推出新的10Gb以太网物理层器件BCM 8706 10GbE (SFP+至XAUI) 收发器，该器件采用了Broadcom久经考验的数字信号处理（DSP）技术。这是业界第一款全部基于DSP技术的10Gb以太网串行收发器，该器件为从1Gb向10Gb以太网升级提供了一条途径，可帮助客户保护在已有多模和单模光纤基础设施上的投资。由于采用了独特的高速DSP技术，因此与同类模拟解决方案相比，BCM8706在性能、高质量制造和可靠性方面具有极大优势，它将极大地促进10G

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：72704
    • 提供者：weixin_38539053

  1. 具有双向接收和发送功能的双向串行收发器S2067

  2. 摘要：S2067是AMCC公司生产的具有双向接收和发送功能的高速串行数据传输芯片。它内含两个独立的收发器，可用于高速数据传输系统、工作站、数据广播和所有点对点的数据传输方面。文中介绍了S2067的主要特点以及片内发送器和接收器的工作原理，并给出了S2067用于背板电路的应用框图。  关键词：数据传输收发器双向S20671概述S2067是AMCC公司生产的具有双向接收和发送功能的高速串行数据传输芯片。该芯片内含两个独立的收发器，每一个收发器均能以2G/s的速率单独处理来自接收或发送地址的独立数据。

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：189440
    • 提供者：weixin_38659622

  1. 基于ＣＰＬＤ的异步串行收发器设计

  2. 介绍了基于ＣＰＬＤ的异步串行收发器的设计方案，着重叙述了用混合输入（包括原理图和ＶＨＤＬ）实现该设计的思想，阐述了在系统可编程?穴ＩＳＰ?雪开发软件的应用方法与设计流程，并给出了ＶＨＤＬ源文件和仿真波形。

  3. 所属分类：其它

    • 发布日期：2021-02-01
    • 文件大小：399360
    • 提供者：weixin_38735570
« 12 3 4 5 6 7 8 9 10 ... 28 »