注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的高效FIR滤波器的设计与实现

  2. 摘要：该文在介绍有限冲激响应(FIR)数字滤波器理论及常见实现方法的基础上，提出了一种基于FPGA的高效实现方案。该方案采用对称结构、加法和移位代替乘法运算、优化的CSD编码、流水线和级联技术等方面对传统的设计方法进行了改进，并借助FPGA滤波器芯片和Quartus II软件、Matlab软件对该方案进行了仿真验证。仿真实验结果表明：此种FIR滤波器的实现方法运算速度快、实时性好、节省硬件资源，其性能优于传统的FIR滤波器设计方法。

  3. 所属分类：硬件开发

    • 发布日期：2009-05-29
    • 文件大小：112640
    • 提供者：houxinqiang88

  1. 基于FPGA实现的定点FIR数字滤波器优化设计

  2. 基于FPGA实现的定点FIR数字滤波器优化设计 优秀硕博论文

  3. 所属分类：硬件开发

    • 发布日期：2009-11-28
    • 文件大小：1048576
    • 提供者：coffinviper

  1. EDA/SOPC 技术实验讲义

  2. 第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu

  3. 所属分类：硬件开发

    • 发布日期：2012-04-18
    • 文件大小：3145728
    • 提供者：xiaosong89

  1. Altera DSP Builder开发资料

  2. Builder设计初步.pdf Builder设计深入.pdf DSP Builder7.2 Release Notes and Errata (PDF).pdf DSP Builder7.2 参考手册 (PDF).pdf DSP Builder7.2 用户指南(PDF).pdf DSP Builder经验.doc DSP Builder设计论文// Matlab_simulink在FPGA设计中的应用.kdh 从Simulink模型自动生成VHDL代码_省略_基于DSPBuilder的FP.

  3. 所属分类：硬件开发

    • 发布日期：2013-07-26
    • 文件大小：35651584
    • 提供者：originator

  1. 基于MATLAB的数字上变频器优化设计与仿真

  2. 充分利用性能日益完善的FPGA技术,应用软件无线电思想对数字上变频器进行系统构建,使用MATLAB软件对其中关键的平方根升余弦成形滤波器(RCF)、带外抑制FIR滤波器、半带滤波器(HB)、CIC滤波器进行设计和仿真,重点研究如何实现最优数字信道。

  3. 所属分类：其它

    • 发布日期：2020-06-02
    • 文件大小：327680
    • 提供者：weixin_38704835

  1. 优化FIR数字滤波器的FPGA实现

  2. 基于提高速度和减少面积的理念,对传统的FIR数字滤波器进行改良。考虑到FPGA的实现特点,研究并设计了采用Radix-2的Booth算法乘法器以及结合了CSA加法器和树型结构的快速加法器,并成功应用于FIR数字滤波器的设计中。滤波器的系数由Matlab设计产生。

  3. 所属分类：其它

    • 发布日期：2020-07-27
    • 文件大小：86016
    • 提供者：weixin_38682254

  1. 一种低功耗64 倍降采样多级数字抽取滤波器设计

  2. 经典多级结构的数字抽取滤波器占用系统大量的功耗与面积资源，文章设计的改进型64倍降采样数字抽取滤波器采用由级联积分梳状滤波器、补偿FIR 滤波器和半带滤波器组成，在保持∑- Δ ADC 转换精度的约束下，实现了最大程度降低系统功耗与面积的设计目标。在多级级联积分梳状（CIC）滤波器的设计中，充分运用置换原则以优化各级级数并采用非递归结构实现方式，同时将多相结构运用到补偿滤波器与半带滤波器中，获得电路功耗与面积的明显降低。将∑- Δ调制器输出信号作为测试激励，通过Matlab 系统仿真、FPGA

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：617472
    • 提供者：weixin_38607908

  1. 优化FIR数字滤波器的FPGA实现

  2. 本文以FIR在FPGA中的实现结构为基础，研究了提高乘法器性能的途径，并实现了Booth算法的乘法器，此算法保证高速的前提下，缩小了硬件规模，使得该乘法器的设计适合工程应用及科学计算，在加法器实现上提出了一种结合了CSA加法器和树型结构的新型实现结构。利用以上两部分，成功设计了一个16阶FIR滤波器，并且达到了高速的目的，但在实现面积上还有待优化。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：178176
    • 提供者：weixin_38623272

  1. 基于FPGA 的32阶FIR滤波器设计

  2. 研究了一种采用FPGA实现32阶FIR数字滤波器硬件电路方案；讨论了窗函数的选择、滤波器的结构以及系数量化问题；阐述了FIR滤波器的FPGA实现，各模块的设计以及如何优化硬件资源，提高运行速度等问题。实验结果表明了该方法的有效性。 　　随着软件无线电的发展，对于滤波器的处理速度要求越来越高。传统的FIR滤波器一般采用通用DSP处理器，但是DSP处理器采用的是串行运算，而FPGA是现场可编程阵列，可以实现专用集成电路，另外还可以采用纯并行结构及考虑流水线结构，因此在处理速度上可以明显高于DSP处理

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：869376
    • 提供者：weixin_38662327

  1. 基于DSP Builder的16阶FIR滤波器实现

  2. 在采用VHDL或VerilogHDL等硬件描述语言设计数字滤波器时。由于程序的编写往往不能达到良好优化而使滤波器性能表现一般，而采用调试好的IP Core需要向Al-tera公司购买。在此，采用一种基于DSP Builder的FPGA设计方法，使FIR滤波器设计较为简单易行，并能满足设计要求。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：551936
    • 提供者：weixin_38556541

  1. 基于优化DA算法滤波器的设计及其FPGA实现

  2. 由于传统MAC方法在设计数字滤波器时频繁使用乘法器，导致整个系统运行速率下降，而一般DA算法在设计高阶滤波器时存在查找表规模过大以至于难以实现的问题。提出一种优化的DA算法来克服这一缺陷，为此设计了一个18阶的线性相位结构的FIR低通滤波器，并用Verilog HDL语言在FPGA上实现，在第三方仿真平台Modelsim工具上仿真。仿真结果与MATLAB计算的理论值进行对比，验证了此优化算法的正确性。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：335872
    • 提供者：weixin_38562079

  1. 基于RAG-n算法的低成本FIR滤波器实现

  2. 基于FIR数字滤波器多常数乘法的图表示法，利用MATLAB对RAG-n算法进行了实现。通过仿真该算法在大多数情况下都可以高效地解决加法器优化问题，有效降低了FIR滤波器常系数乘法的复杂度。在FPGA上用Verilog HDL语言对优化实例进行了实现，其综合结果表明，该方法可以有效减少逻辑单元的消耗，适用于低成本数字系统设计。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：283648
    • 提供者：weixin_38669091

  1. 采用DSPBuilder的FIR滤波器的方案实现

  2. 在采用VHDL或VerilogHDL等硬件描述语言设计数字滤波器时，由于程序的编写往往不能达到良好优化而使滤波器性能表现一般。而采用调试好的IPCore需要向Altera公司购买。笔者采用了一种基于DSPBuilder的FPGA设计方法，使FIR滤波器设计较为简单易行，并能满足设计要求。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：198656
    • 提供者：weixin_38698403

  1. FIR滤波器的FPGA实现方法

  2. 为了给实际应用中选择合适FIR滤波器的FPGA实现结构提供参考，首先从FIR数字滤波器的基本原理出发，分析了FIR滤波器的结构特点，然后分别介绍了基于FPGA的FIR滤波器的串行、并行、转置型、FFT型和分布式结构型的实现方法，对于各种实现的结构做了分析、比较以及优化处理，特别是对基于FFT的FIR滤波器与传统卷积结构进行了精确的数值计算比较，最后得出满足于低阶或高阶的各种FIR滤波器实现结构的适用范围及其优缺点，并针对实际工程应用提出了下一步需解决的问题。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：373760
    • 提供者：weixin_38590520

  1. 单片机与DSP中的一种低功耗64 倍降采样多级数字抽取滤波器设计

  2. 摘　要：经典多级结构的数字抽取滤波器占用系统大量的功耗与面积资源，文章设计的改进型64倍降采样数字抽取滤波器采用由级联积分梳状滤波器、补偿FIR 滤波器和半带滤波器组成，在保持∑- Δ ADC 转换精度的约束下，实现了最大程度降低系统功耗与面积的设计目标。在多级级联积分梳状（CIC）滤波器的设计中，充分运用置换原则以优化各级级数并采用非递归结构实现方式，同时将多相结构运用到补偿滤波器与半带滤波器中，获得电路功耗与面积的明显降低。将∑- Δ调制器输出信号作为测试激励，通过Matlab 系统仿真、F

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：585728
    • 提供者：weixin_38713586

  1. 单片机与DSP中的基于DSP Builder的16阶FIR滤波器实现

  2. 0 引 言 　　FIR数字滤波器在数字信号处理的各种应用中发挥着十分重要的作用，它能够提供理想的线性相位响应，在整个频带上获得常数群时延，从而得到零失真输出信号，同时它可以采用十分简单的算法予以实现。这些优点使FIR滤波器成为设计工程师的首选。在采用VHDL或VerilogHDL等硬件描述语言设计数字滤波器时。由于程序的编写往往不能达到良好优化而使滤波器性能表现一般，而采用调试好的IP Core需要向Al-tera公司购买。在此，采用一种基于DSP Builder的FPGA设计方法，使FIR滤

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：230400
    • 提供者：weixin_38692122

  1. 单片机与DSP中的基于FPGA的数字滤波器的设计与实现

  2. 在信息信号处理过程中,如对信号的过滤、检测、预测等,都要使用到滤波器,数字滤波器是数字信号处理中使用最广泛的一种方法,常用的数字滤波器有无限长单位脉冲响应（IIR）滤波器和有限长单位脉冲响应（FIR）滤波器两种[1]。对于应用设计者,由于开发速度和效率的要求很高,短期内不可能全面了解数字滤波器相关的优化技术,需要花费很大的精力才能使设计出的滤波器在速度、资源利用、性能上趋于较优。而采用调试好的IP核需要向Altera公司购买。本文采用了一种基于DSP Builder的FPGA设计方法,以一个低通

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：142336
    • 提供者：weixin_38712279

  1. 一种基于MATLAB及FPGA的FIR低通滤波器的设计与实现

  2. 充分利用有限冲击响应数字滤波器（Finite Impulse Response digital filter ，FIR）系数的对称特性，借助于MATLAB语言和现场可编程门阵列（FPGA）实现了一种高效的低通滤波器。设计过程中通过简化的VHDL语言编写程序，实现了加减乘法运算，使用优化的CSD编码技术缩短了乘法器的运算时间，采用FPGA滤波器芯片和QuartusⅡ软件搭建仿真电路、用Matlab软件进行理论验证。实验结果基本符合理论值，验证了此种滤波器的实现方法简单，计算速度快，节省硬件资源，抗

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：1048576
    • 提供者：weixin_38597970

  1.  一种在FPGA上实现的FIR滤波器的资源优化算法

  2. 在数字滤波器中，FIR滤波器是一种结构简单且总是稳定的滤波器，同时也只有FIR滤波器拥有线性相位的特性。传统的直接型滤波器运算速度过慢，而改进型的DA结构的滤波器需要过高的芯片面积消耗大量的逻辑资源很难达到运算速度以及逻辑资源节约的整体优化。本文提出了一种基于RAG算法的FIR滤波器，与传统的基于DA算法的滤波器结构的滤波器相比，RAG算法简化了FIR滤波器乘法模块的结构，减少了逻辑资源的消耗和硬件实现面积，提高了计算速度。本文设计的16阶FIR滤波器用VerilogHDL进行描述，并综合到Al

  3. 所属分类：其它

    • 发布日期：2021-01-30
    • 文件大小：1048576
    • 提供者：weixin_38657984

  1. 全并行FIR滤波器的FPGA实现与优化

  2. FIR数字滤波器的实现方法很多，而现代数字通信对实时性的需求决定其需要很高的数据吞吐率和处理速度。文章探求高速全并行FIR的FPGA实现方法，并以8输入15阶FIR滤波器为示例，在直接型FIR的基础上改进得到全并行FIR结构，采用Verilog硬件描述语言完成设计，仿真结果与MATLAB软件测试结果一致。在此基础上，提出两种改进措施，并进行综合、布局布线，对比所占资源，结果分布式FIR为硬件实现的最佳选择。

  3. 所属分类：其它

    • 发布日期：2021-01-29
    • 文件大小：1048576
    • 提供者：weixin_38697328
« 12 »