摘要：随着射频无线通讯事业的发展，高性能低成本的射频设计方案越来越受到人们的亲睐。肖特基势垒二极管在射频电路中是重要的元件组成，属于一种多数载流子器件，高频性能非常优越。本文主要介绍一种在标准CMOS工艺的基础上，提出的集成肖特基二极管设计方法，并且该方法在charted 0.35μm工艺中以MPW的方式得以实现。       为了使串联电阻有效的降低，特别在肖特基版图中采用交织的方法。通过对实测所设计的肖特基二极管，以所测得的C-V、I-V及S参数对肖特基二极管的势垒电压、饱和电流及反向击穿

肖特基势垒 Schottky—barrier 金属和半导体接触，也和PN结一样在接触处的半导体表面层内，自然地形成了由半导体中的杂质离子组成的空间电荷层或耗尽层。其中存在的电子或空穴的势垒，叫做肖特基势垒。 以金属与N型硅接触为例。N型硅的功函数一般比金属的功函数小。金属与N型硅接触时，电子由硅流入金属，在硅表面层内出现由带正电的杂质离子组成的空间电荷层。其中存在由硅指向金属的电场及电子势垒。在平衡时，势垒高度大到足以阻止电子进一步流向金属，也就是说

内容：1 集成二极管 1.1 集成二极管的构成 1.2 集成二极管的常见结构 2 肖特基势垒二极管 2.1 肖特基势垒二极管的设计考虑 2.1.1 肖特基势垒二极管的设计要求 2.1.2 肖特基势垒二极管的面积选择 2.1.3