注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog实例（经典135例）

  2. 很实用的Verilog实例！ 目录：王金明：《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波

  3. 所属分类：嵌入式

    • 发布日期：2009-09-08
    • 文件大小：130048
    • 提供者：kevinsjtu

  1. eda实验指导程序 实例 等下载

  2. eda实验指导程序实验一 1位全加器设计•••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••23 实验二 两位十进制计数器设计••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••32 实验三 8位串入并出寄存器设计•••••••••••••••••••••••••••••••

  3. 所属分类：专业指导

    • 发布日期：2010-05-15
    • 文件大小：3145728
    • 提供者：zzyal

  1. VHDL实用教程，硬件描述语言

  2. 第1 章绪 论 ....................................................................................................................1 § 1.1 关于EDA...............................................................................................................1

  3. 所属分类：硬件开发

    • 发布日期：2010-07-14
    • 文件大小：4194304
    • 提供者：angus36

  1. verilog HDL经典程序实例135例

  2. Verilog HDL程序设计教程》程序例子，带说明。【例 3.1】4 位全加器 【例 3.2】4 位计数器【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序【例 3.5】“与-或-非”门电路【例 5.1】用 case语句描述的 4 选 1 数据选择器【例 5.2】同步置数、同步清零的计数器【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值【例 5.5】用 begin-end 串行块产生信号波形【例 5.6】用 fork-join 并行块产生信号波形【

  3. 所属分类：嵌入式

    • 发布日期：2010-07-23
    • 文件大小：158720
    • 提供者：do622

  1. 王金明：《Verilog HDL程序设计教程》135例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：嵌入式

    • 发布日期：2011-02-24
    • 文件大小：130048
    • 提供者：zhlyz2003

  1. 全同步数字频率计的VHDL设计与仿真

  2. 利用全同步频率测量原理,通过FPGA 芯片在Max + Plus Ⅱ中运用V HDL 语言编程设计一个全同步数字式频 率计,消除了±1 个计数误差,测频精度范围在DC～100 MHz ,详细给出了V HDL 的模块设计方法和仿真波形。

  3. 所属分类：硬件开发

    • 发布日期：2011-04-22
    • 文件大小：333824
    • 提供者：cy601987107

  1. verilog HDL设计实例

  2. 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选

  3. 所属分类：专业指导

    • 发布日期：2011-06-14
    • 文件大小：158720
    • 提供者：wwe12580

  1. EDA/SOPC 技术实验讲义

  2. 第一章 EDA_VHDL 实验/设计与电子设计竞赛 4 1-1、 应用QuartusII 完成基本组合电路设计 5 1-2. 应用QuartusII 完成基本时序电路的设计 6 1-3. 设计含异步清0 和同步时钟使能的加法计数器 7 1-4. 7 段数码显示译码器设计 8 1-5. 8 位数码扫描显示电路设计 9 1-6. 数控分频器的设计 10 1-7. 32 位并进/并出移位寄存器设计 10 1-8. 在QuartusII 中用原理图输入法设计8 位全加器 11 1-9. 在Quartu

  3. 所属分类：硬件开发

    • 发布日期：2012-04-18
    • 文件大小：3145728
    • 提供者：xiaosong89

  1. 全同步数字频率计的设计

  2. 此文档为.kdh文件，如果不能打开要先在百度里下载.kdh浏览器。 这是一篇硕士毕业论文

  3. 所属分类：其它

    • 发布日期：2012-06-06
    • 文件大小：2097152
    • 提供者：qy1081302118

  1. EDA技术实验报告（多个实验）

  2. EDA技术课程期末实验汇总。内有全加器的设计、含异步清0和同步时钟使能的十进制计数器、秒表的设计，以及序列检测器、数字频率计的设计。并有详细的VHDL语言代码，结构原理图，波形仿真图。

  3. 所属分类：嵌入式

    • 发布日期：2012-10-24
    • 文件大小：651264
    • 提供者：ning_dashuai

  1. VHDL 应用教程

  2. 学习VHDL的入门书籍 目录 第1 章绪 论 ....................................................................................................................1 § 1.1 关于EDA.................................................................................................

  3. 所属分类：专业指导

    • 发布日期：2013-02-25
    • 文件大小：4194304
    • 提供者：trondai

  1. 《 Verilog HDL 程序设计教程》135例，源码

  2. 《 Verilog HDL 程序设计教程》135例； 。【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行

  3. 所属分类：硬件开发

    • 发布日期：2015-05-27
    • 文件大小：130048
    • 提供者：feng1o

  1. verilog HDL经典实例135例

  2. 《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并

  3. 所属分类：嵌入式

    • 发布日期：2009-04-04
    • 文件大小：158720
    • 提供者：ljj0709

  1. 诺德全系列变频器资料F3000（中文）.pdf

  2. 诺德全系列变频器资料F3000（中文）pdf,诺德全系列变频器资料F3000（中文）NORDAC SK 700E 模块化高性能工程型变频器400V15kW~160kW 标准特征 大量的扩展选件 NORDAC SK700E是一种工程型变频器,适于广泛的应用领域。预制标准化的选件模块 控制面板 可以方便地装入外壳里,适用范围可从简单速度控制到复杂的定位控制。 这是用于变频器起动和控制的模块,包含一个简单的分 压器盒.一个易于操作的眀码控制面板和用于连接现场 标准的 NORDAC SK700E可以确保

  3. 所属分类：其它

    • 发布日期：2019-10-13
    • 文件大小：3145728
    • 提供者：weixin_38743737

  1. 通信设备综合网元自动激活对策及成功案例分析.pdf

  2. 在网络设备上将客户订购的服务信息完成端到端配置的过程，从而实现客户服务到实际物理 网络的映射，即网元激活。现阶段我国电信业综合网元自动激活成功率还处在不高的情况 下，提高综合网元自动激活成功率尤为重要。分析了网元自动激活失败的原因，并进行了充 分的现场验证和详细的系统调研，提出提高综合网元自动激活成功率的合理化处理方案，以 PDOA循环法为例探究推进通信业务开通的自动化进程。学免兔 www xuetuu con 处理过程,具有可移植性强、稳定度高、功耗小、 研究[J传感器技术学报,200

  3. 所属分类：其它

    • 发布日期：2019-09-14
    • 文件大小：219136
    • 提供者：weixin_38744207

  1. 数字开关电源的设计与实现.pdf

  2. 数字开关电源的设计与实现pdf,数字开关电源的设计与实现广东工业大学硕士学位论文 Abstract Power is an important component of electronic equipment, electronic equipment directly affects the quality of the work, so more and more attention. with the power electronics industry, electronic equi

  3. 所属分类：其它

    • 发布日期：2019-09-13
    • 文件大小：4194304
    • 提供者：weixin_38744207

  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

  3. 所属分类：硬件开发

    • 发布日期：2019-09-03
    • 文件大小：16777216
    • 提供者：qq_30307853

  1. 模拟电路和数字电路笔试知识和面试知识.pdf

  2. 每次面试都被问到模电和数电，因此想给大家分享一份关于模拟电子技术的面试题，希望有所帮助电流放大就是只考虑输出电流于输入电流的关系。比如说,对于一个uA级的信号,就需要放大后才能驱动 些仪器进行识别(如生物电子),就需要做电流放大。 功率放大就是老虑输出功率和输入功率的关系。 其实实际上,对于任何以上放大,最后电路中都还是有电压,电流,功率放大的指标在,叫什么放大,只 是重点突出电路的作用而已 15.推挽结构的实质是什么? 般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截

  3. 所属分类：讲义

    • 发布日期：2019-08-18
    • 文件大小：628736
    • 提供者：maosheng007

  1. 多功能数字频率计的设计_论文.pdf

  2. 采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用Verilog语言，成功的编写出了设计程序，并在Vivado2018.1软件环境中，对编写的Verilog程序进行了仿真，得到了很好的效果。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。 需要技术支持可联系作者，联系方式在文档中。

  3. 所属分类：电信

    • 发布日期：2020-07-19
    • 文件大小：1048576
    • 提供者：qq_18845861

  1. 全同步数字频率计的 VHDL设计与仿真

  2. 1引言频率测量不仅在工程应用中有非常重要的意义，而且在高精度定时系统中也处于核心地位，±1个计数误差通常是限制频率测量精度进一步提高的重要原因。由于测频技术的重要性，使测频方法也有了很大的发展，

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：279552
    • 提供者：weixin_38713167
« 12 »