注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 华为培训资料，逻辑电平设计规范

  2. 华为内部培训资料，关于逻辑电平设计规范 CMOS, TTL, LVDS, PECL, GTL...

  3. 所属分类：专业指导

    • 发布日期：2009-10-20
    • 文件大小：1048576
    • 提供者：byg0728

  1. 华为逻辑电平接口设计规范 DOC 详细版

  2. 自己找了很久，感觉这个比较详细点，希望对兄弟姐妹们有点帮助！

  3. 所属分类：专业指导

    • 发布日期：2009-11-17
    • 文件大小：1048576
    • 提供者：xiebo3000

  1. 华为 硬件工程师手册

  2. 第一章 概述 3第一节 硬件开发过程简介 3§1.1.1 硬件开发的基本过程 4§1.1.2 硬件开发的规范化 4第二节 硬件工程师职责与基本技能 4§1.2.1 硬件工程师职责 4§1.2.1 硬件工程师基本素质与技术 5第二章 硬件开发规范化管理 5第一节 硬件开发流程 5§3.1.1 硬件开发流程文件介绍 5§3.2.2 硬件开发流程详解 6第二节 硬件开发文档规范 9§2.2.1 硬件开发文档规范文件介绍 9§2.2.2 硬件开发文档编制规范详解 10第三节 与硬件开发相关的流程文件介

  3. 所属分类：硬件开发

    • 发布日期：2009-12-29
    • 文件大小：906240
    • 提供者：bubbagao

  1. 数字逻辑与数字系统设计习题答案王永军 李景华

  2. 第一章 数字逻辑基础 作业及参考答案 （2008.9.25） P43 1-11 已知逻辑函数 ，试用真值表、卡诺图和逻辑图表示该函数。 解：（1）真值表表示如下： 输 入 输出 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 （2）卡诺图表示如下： 00 01 11 10 0 0 1 0 1 1 1 1 1 1 由卡诺图可得 ＝ （3）逻辑图表示如下： 1-12 用与非门和或非门实现下列函数，并画出

  3. 所属分类：C

    • 发布日期：2010-03-29
    • 文件大小：5242880
    • 提供者：cheerup8

  1. 逻辑电平设计规范——华为最新

  2. 转载华为有关逻辑电平规范设计，逻辑电平设计规范——华为最新

  3. 所属分类：专业指导

    • 发布日期：2010-07-24
    • 文件大小：1048576
    • 提供者：adu0213

  1. 逻辑电平设计规范.pdf

  2. 相当好的东东。 华为的PDF。中文37页哦 没有了里面那个恶心的一点就进 www.eda365.com 的东东了。

  3. 所属分类：专业指导

    • 发布日期：2010-09-06
    • 文件大小：756736
    • 提供者：happy1231

  1. 华为 笔试题目 有答案

  2. 【华为硬件笔试题2】 全都是几本模电数电信号单片机题目 　　 1.用与非门等设计全加法器 　　2.给出两个门电路让你分析异同 　　3.名词:sram,ssram,sdram 　　4.信号与系统:在时域与频域关系 　　5.信号与系统:和4题差不多 　　6.晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期.. 　　..) 　　7.串行通信与同步通信异同,特点,比较 　　8.RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?) 　　9.延时问题,判错 　　10.史密斯特电路

  3. 所属分类：硬件开发

    • 发布日期：2010-11-11
    • 文件大小：97280
    • 提供者：xiaocluo123

  1. 中国移动公司笔试面试资料

  2. 1.cpu和内存信号时序（使能，时钟，读写，地址，数据），考虑建立时间保持时间，传输延时 2.高速信号的完整性?如何实现端接，解耦怎样处理？ 3.一个芯片输入管脚图，分析计算和一个TTL电平连接的电阻阻值范围 4.复位信号的处理方法,写出你在设计中如何防止复位信号中的抖动? 5.有一个同步帧信号周期为5ms,长度为1us,现在有一个5ns的干扰信号,给定一个EPLD时钟32Mhz,设计一个抗干扰模块. 6.DSP与外设的读写问题,现在给定两个SDRAM和一个DPRAM,要求画出时钟树,写出设计

  3. 所属分类：C

    • 发布日期：2010-11-16
    • 文件大小：549888
    • 提供者：l383512287

  1. 华为逻辑电路设计规范

  2. 包含CMOS、TTL、ECL等多种逻辑器件的原理、特点、电平的介绍以及使用规范，非常全面、适用的资料。

  3. 所属分类：硬件开发

    • 发布日期：2011-08-18
    • 文件大小：1048576
    • 提供者：KingSwim_78

  1. 华为硬件工程师手册(全)

  2. 主要包括： 第一章 概述 第一节 硬件开发过程简介 § 1.1.1 硬件开发的本过程 § 1.1.2 硬件开发的规范化 第二节 硬件工程师职责与基本技能 § 1.2.1 硬件工程师职责 § 1.2.2 硬件工程师的基本素质与技能 第二章 硬件开发规范化管理 第一节 硬件开发流程 § 2.1.1 硬件开发流程文件介绍 § 2.1.2 硬件开发流程详解 第二节 硬件开发文档规范 § 2.2.1 硬件开发文档规范文件介绍 § 2.2.2 硬件开发文档编制规范详解 第三节 与硬件开发相关的流程文件介绍

  3. 所属分类：Android

    • 发布日期：2011-11-01
    • 文件大小：964608
    • 提供者：ousaisai

  1. 逻辑电平设计规范

  2. 逻辑电平设计规范 相传为华为内部资料，可以参考逻辑电平设计规范

  3. 所属分类：硬件开发

    • 发布日期：2012-06-30
    • 文件大小：1048576
    • 提供者：gqjxy

  1. 逻辑电平设计规范，华为，PDF 打印版

  2. 华为 逻辑电平设计规范 序. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 8.3：GTL信号的测试. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

  3. 所属分类：硬件开发

    • 发布日期：2008-09-01
    • 文件大小：1048576
    • 提供者：ecfan1

  1. 电子类各大公司的笔试题

  2. 数字电路 1、同步电路和异步电路的区别是什么？（仕兰微电子） 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用 oc门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。 4、什么是Setup和Holdup时间？（汉王笔试） 5、setup和holdup时

  3. 所属分类：其它

    • 发布日期：2014-04-04
    • 文件大小：96256
    • 提供者：u014546588

  1. 华为模块UART串口设计指导-(V100R001_03, Chinese)

  2. 华为模块UART串口设计指导,用于指导UART接口的逻辑电平设计

  3. 所属分类：其它

    • 发布日期：2016-02-11
    • 文件大小：896000
    • 提供者：u013052730

  1. 华为硬件工程师手册_全.pdf

  2. 硬件工程师手册 目 录 第一章 概述 第一节 硬件开发过程简介 § 1.1.1 硬件开发的本过程 § 1.1.2 硬件开发的规范化 第二节 硬件工程师职责与基本技能 § 1.2.1 硬件工程师职责 § 1.2.2 硬件工程师的基本素质与技能 第二章 硬件开发规范化管理 第一节 硬件开发流程 § 2.1.1 硬件开发流程文件介绍 § 2.1.2 硬件开发流程详解 第二节 硬件开发文档规范 § 2.2.1 硬件开发文档规范文件介绍 § 2.2.2 硬件开发文档编制规范详解 第三节 与硬件开发相关的

  3. 所属分类：硬件开发

    • 发布日期：2009-03-02
    • 文件大小：964608
    • 提供者：aqwtyyh

  1. 华为逻辑电平设计规范.pdf

  2. 华为硬件工程师 逻辑电平设计规范，包括LVCMOS LVTTL PECL CML LVDS电平等

  3. 所属分类：硬件开发

    • 发布日期：2020-01-11
    • 文件大小：1048576
    • 提供者：ldd1840

  1. FPGA入门教程.pdf

  2. 1、数字电路设计入门 2、FPGA简介 3、FPGA开发流程 4、RTL设计 5、Quartus II 设计实例 6、ModelSim和Testbench112时序逻辑电路 时序逻辑电路由时钟的上升沿或下降沿驱动工作,其实真正被时钟沿驱动的是电路中的 触发器( Register),也称为寄存器。触发器的工作原理和参数如下图 Register的原理和参数 T DQ Clk Clk old tsu:建立时间,在时钟有效沿到来之前触发器数据输入应保持稳定的时间,如果建立时 间不够,数据将不能在这个时钟

  3. 所属分类：硬件开发

    • 发布日期：2019-07-28
    • 文件大小：6291456
    • 提供者：smart_devil

  1. 华为模块逻辑电平转换设计指导-(V100R001_03, Chinese).pdf

  2. 华为模块逻辑电平转换设计指导 本设计指导介绍了使用华为模块时，外部接口电平转换电路的参考设计方法，在做各类电子模块设计时均可参考。华为模坎 HUAW∈逻辑电平转换设计指导 关于本文档 关于本文档 修改记录 文档版本日期 章节说明 01 201103-05 第一次发布 02 201203-2232标趣史新为“控制信号电半转换方法” 33增加“GPO信号电平转换方法” 3401版中的第4章合入34中,并增加“343 驱动能力问题” 03 201409-303.32增加实例来说明串口电屮转换。 , 文

  3. 所属分类：硬件开发

    • 发布日期：2019-07-20
    • 文件大小：591872
    • 提供者：qq_39445017

  1. 华为逻辑电平设计

  2. 华为逻辑电平设计，讲解的很详细，值得你学习！！！！

  3. 所属分类：其它

    • 发布日期：2012-10-23
    • 文件大小：1048576
    • 提供者：wep0504

  1. 华为逻辑电平设计规范.pdf

  2. 华为逻辑电平设计规范，华为逻辑电平设计规范华为逻辑电平设计规范华为逻辑电平设计规范华为逻辑电平设计规范

  3. 所属分类：电信

    • 发布日期：2020-09-01
    • 文件大小：2097152
    • 提供者：lichenyin2015
« 12 »