注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. C++单精度与双精度浅析.pdf

  2. C语言和C#语言中，对于浮点类型的数据采用单精度类型（float）和双精度类型(double)来存储，float数据占用32bit, double数据占用64bit,我们在声明一个变量float f= 2.25f的时候，是如何分配内存的呢？如果胡乱分配，那世界岂不是乱套了么，其实不论是float还是double在存储方式上都是遵从IEEE的规范 的，float遵从的是IEEE R32.24 ,而double 遵从的是R64.53。

  3. 所属分类：C++

    • 发布日期：2009-12-12
    • 文件大小：132096
    • 提供者：imxuezhaohui

  1. 浮点数（单精度浮点数，双精度浮点数）

  2. 单精度浮点数，双精度浮点数,浮点数是属于有理数中某特定子集的数的数字表示，在计算机中用以近似表示任意某个实数。

  3. 所属分类：专业指导

    • 发布日期：2010-10-23
    • 文件大小：84992
    • 提供者：justtimenow

  1. 基于FPGA单精度浮点乘法器的设计实现与测试

  2. 基于FPGA单精度浮点乘法器的设计实现与测试

  3. 所属分类：硬件开发

    • 发布日期：2011-07-31
    • 文件大小：262144
    • 提供者：majijuncekong

  1. 32位单精度浮点乘法器的FPGA实现

  2. 32位单精度浮点乘法器的FPGA实现32位单精度浮点乘法器的FPGA实现

  3. 所属分类：硬件开发

    • 发布日期：2011-07-31
    • 文件大小：128000
    • 提供者：majijuncekong

  1. VHDL 32bit单精度浮点数加减法

  2. VHDL 32bit单精度浮点数加减法，IEEE754单精度浮点数标准！

  3. 所属分类：硬件开发

    • 发布日期：2011-10-24
    • 文件大小：5242880
    • 提供者：yucaoxilin

  1. VHDL 32bit单精度浮点数乘法

  2. VHDL 32bit单精度浮点数乘法 ， IEEE754浮点数标准！

  3. 所属分类：硬件开发

    • 发布日期：2011-10-24
    • 文件大小：3145728
    • 提供者：yucaoxilin

  1. 单精度浮点转换器

  2. 单精度浮点转换器用于把十进制，十六进制的单精度浮点相互转换

  3. 所属分类：其它

    • 发布日期：2012-10-29
    • 文件大小：25600
    • 提供者：yuan85781

  1. 深入理解单精度浮点运算

  2. 深入理解如何进行单精度浮点计算，怎样才能使计算出来的误差更小。

  3. 所属分类：其它

    • 发布日期：2012-10-30
    • 文件大小：239616
    • 提供者：habouryu

  1. 32位单精度浮点乘法器的FPGA实现

  2. 32位单精度浮点乘法器的FPGA实现，帮助你如何通过FPGA实现32位单精度浮点乘法器

  3. 所属分类：嵌入式

    • 发布日期：2013-04-01
    • 文件大小：178176
    • 提供者：shiyangcool

  1. 单精度浮点数转换软件

  2. 单精度浮点转换成十六进制，二进制数据，非常实用的工具

  3. 所属分类：硬件开发

    • 发布日期：2013-10-28
    • 文件大小：14336
    • 提供者：u010082379

  1. 单精度&双精度浮点数与十六进制数相互转换

  2. 浮点数和十六进制数的相互转换，包括：1.单精度浮点数（32位）和十六进制数的相互转换，2.双精度浮点数（64位）和十六进制数的相互转换。

  3. 所属分类：VB

    • 发布日期：2014-10-27
    • 文件大小：32768
    • 提供者：mokton

  1. 单精度浮点数转换程序vc6版本.docx

  2. 单精度浮点数转换程序vc6版本，程序很简单，就几个函数，很实用。

  3. 所属分类：C++

    • 发布日期：2014-11-14
    • 文件大小：33792
    • 提供者：tanghq

  1. S7-200双精度浮点数转单精度浮点数例程

  2. 本代码将双精度浮点数转换为单精度浮点数，适合浮点数为正值的转换。 使用后将占用VD2810~VD2970字节，欢迎交流。 本代码的完成经历了一段时间的刻苦研究，无偿提供给真正需要的人，希望同行少走弯路。 代码允许复制、使用和完善，请注明作者版权

  3. 所属分类：其它

    • 发布日期：2016-11-07
    • 文件大小：6144
    • 提供者：fengws_sd

  1. IEEE754字节转单精度/双精度浮点数

  2. IEEE754字节转浮点数（单精度/双精度），支持字节转单精度/双精度浮点数

  3. 所属分类：C++

    • 发布日期：2018-11-07
    • 文件大小：172032
    • 提供者：my_tiny22

  1. 单精度浮点数转Modbus协议十六进制格式.rar

  2. 单精度浮点数转Modbus协议十六进制格式，使用modbus协议传输浮点数时，需要根据modbus协议中浮点数的存储规则，对signal数据进行转换成二进制，再转换成十六进制。

  3. 所属分类：其它

    • 发布日期：2019-12-28
    • 文件大小：15360
    • 提供者：hanmo1230

  1. 51单片机单精度浮点数乘法汇编程序

  2. 这是一个单精度浮点数乘法汇编程序，不需要引用外部资源，编译后就可使用，编制完成后做过基本测试，没发现问题。要求输入的被乘数和乘数符合IEEE754规范，具体详见程序内的注释。

  3. 所属分类：其它

    • 发布日期：2019-03-03
    • 文件大小：3072
    • 提供者：jchdvb

  1. 单精度浮点加法器的FPGA实现

  2. 在FPGA上实现单精度浮点加法器的设计,通过分析实数的IEEE 754表示形式和IEEE 754单精度浮点的存储格式,设计出一种适合在FPGA上实现单精度浮点加法运算的算法处理流程,依据此算法处理流程划分的各个处理模块便于流水设计的实现。所以这里所介绍的单精度浮点加法器具有很强的运算处理能力。

  3. 所属分类：其它

    • 发布日期：2020-07-27
    • 文件大小：67584
    • 提供者：weixin_38633576

  1. verilog编写一个符合IEEE标准的32位单精度乘法器

  2. 使用verilog实现了设计了一个符合IEEE标准的32位单精度浮点数乘法器，并使用Modelsim进行仿真。

  3. 所属分类：硬件开发

    • 发布日期：2020-11-24
    • 文件大小：5242880
    • 提供者：weixin_42790063

  1. EDA/PLD中的32位单精度浮点乘法器的FPGA实现

  2. 摘　要: 采用Verilog HDL语言, 在FPGA上实现了32位单精度浮点乘法器的设计, 通过采用改进型Booth编码，和Wallace 树结构, 提高了乘法器的速度。本文使用Altera Quartus II 4.1仿真软件, 采用的器件是EPF10K100EQ 240 -1, 对乘法器进行了波形仿真, 并采用0.5CMOS工艺进行逻辑综合。 关键词: 浮点乘法器; Boo th 算法; W allace 树; 波形仿真 　　随着计算机和信息技术的快速发展, 人们对微处理器的性能要求越来越

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：162816
    • 提供者：weixin_38645373

  1. 单精度浮点数加法器FPGA实现——（异号相加）

  2. 在上一篇博客单精度浮点数加法器FPGA实现——（同号相加）中笔者介绍了单精度浮点数同号相加的FPGA逻辑实现，本次笔者将继续介绍异号相加的逻辑，下面给出verilog代码： module FP_ADD_diff_oper //不同符号的浮点数据相加 ( input wire MAIN_CLK, input wire [31:0] a, input wire [31:0] b, output wire [31:0] ab ); reg [7:0] pow_a

  3. 所属分类：其它

    • 发布日期：2021-01-07
    • 文件大小：40960
    • 提供者：weixin_38626080
« 12 3 4 5 6 7 8 9 10 ... 17 »