注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FFT处理器的算术测试与可测性设计

  2. FFT处理器的算术测试与可测性设计 FFT处理器的算术测试与可测性设计

  3. 所属分类：专业指导

    • 发布日期：2009-06-22
    • 文件大小：646144
    • 提供者：Augusdi

  1. 数字集成电路与嵌入式内核系统可测试性设计

  2. 数字集成电路与嵌入式内核系统可测试性设计数字集成电路与嵌入式内核系统可测试性设计

  3. 所属分类：硬件开发

    • 发布日期：2009-08-19
    • 文件大小：7340032
    • 提供者：zhou3007204029

  1. 印制电路板的可测试性设计原则

  2. 印制电路板的可测试性设计原则 由板子的具体电路和功能，可以选择板上的各个部分电路是否需要采用相应的测试点。

  3. 所属分类：专业指导

    • 发布日期：2010-05-27
    • 文件大小：1024
    • 提供者：cxzs1234

  1. VLSI测试和可测试性设计

  2. 测试矢量生成方法 可测试性技术 可测试性包括可控制性（controllability）和可观察性（observability）两种特性。

  3. 所属分类：其它

    • 发布日期：2011-01-18
    • 文件大小：147456
    • 提供者：gaolicai

  1. CPU可测试性设计 资料

  2. CPU可测试性设计 CPU可测试性设计 CPU可测试性设计

  3. 所属分类：其它

    • 发布日期：2011-09-04
    • 文件大小：187392
    • 提供者：wdzyzh

  1. 基于SOC架构的可测试性设计策略的研究

  2. 基于SOC架构的可测试性设计策略的研究基于SOC架构的可测试性设计策略的研究

  3. 所属分类：专业指导

    • 发布日期：2008-06-19
    • 文件大小：3145728
    • 提供者：xiaoshananha

  1. ASIC可测试性设计技术

  2. 详细介绍了专用集成电路（ASIC）中的可测试性设计技术

  3. 所属分类：硬件开发

    • 发布日期：2017-12-13
    • 文件大小：952320
    • 提供者：qq_17616613

  1. 经硬件仿真验证的可测试性设计 (DFT)

  2. 最近的统计数据表明：制造完成后，测试芯片是否存在制造缺陷（与不存在设计缺陷相比）的成本已增至制造成本的 40%。以上诸多因素推动了电子行业能够想方设法在设计阶段就将可测试性置入芯片，从而降低测试成本。该方法称为可测试性设计 (DFT)本文为大家介绍一下硬件仿真验证的可测试性设计。

  3. 所属分类：其它

    • 发布日期：2020-07-21
    • 文件大小：91136
    • 提供者：weixin_38616120

  1. 针对多级串联模拟电路的可测性设计技术

  2. 随着集成电路的发展，测试难度的增加，可测试性设计也越来越重要。针对串联结构的模拟电路提出一种可测性设计结构，该结构大大提高了电路内系统模块的可测试性，减少了需要额外引出的I/ O 数，同时不随内部模块数的增加而增加，并且可以与数字电路的边界扫描技术相兼容，通过在Cadence 下仿真，证明了该结构简单有效。

  3. 所属分类：其它

    • 发布日期：2020-08-12
    • 文件大小：467968
    • 提供者：weixin_38752628

  1. 一种针对多级串联模拟电路的可测性设计技术

  2. 随着集成电路的发展，测试难度的增加，可测试性设计也越来越重要。针对串联结构的模拟电路提出一种可测性设计结构，该结构大大提高了电路内系统模块的可测试性，减少了需要额外引出的I／O数，同时不随内部模块数的增加而增加，并且可以与数字电路的边界扫描技术相兼容，通过在Cadence下仿真，证明了该结构简单有效。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：243712
    • 提供者：weixin_38657835

  1. 模拟技术中的针对多级串联模拟电路的可测性设计技术

  2. 摘  要: 随着集成电路的发展，测试难度的增加，可测试性设计也越来越重要。针对串联结构的模拟电路提出一种可测性设计结构，该结构大大提高了电路内系统模块的可测试性，减少了需要额外引出的I/ O 数，同时不随内部模块数的增加而增加，并且可以与数字电路的边界扫描技术相兼容，通过在Cadence 下仿真，证明了该结构简单有效。 　　0   引  言 　　集成电路的生产成本以测试开发、测试时间以及测试设备为主。模拟电路一般只占芯片面积的10%左右，测试成本却占总测试成本的主要部分。所以，削减模拟部分的

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：321536
    • 提供者：weixin_38686557

  1. 电子测量中的Memory的可测试性设计Mbist

  2. 随着半导体工艺尺寸不断缩小，IC设计的规模越来越大，高度复杂的IC产品正面临着高可靠性、高质量、低成本以及更短的产品上市周期等日益严峻的挑战。一方面随着半导体工艺尺寸的缩小，嵌入式存储器可能存在的缺陷类型越来越多；另一方面，随着IC产品的复杂度的提高，ROM、RAM、EEPROM在IC产品中的比重越来越大。 嵌入式存储器的可测试设计技术包括直接测试、用嵌入式CPU进行测试和内建自测试技术(MBIST)。直接测试方法利用自动测试设备进行测试，可以轻易实现多种高质量测试算法，但是这种方法存在着一些

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：86016
    • 提供者：weixin_38654380

  1. 软件可测试性设计

  2. 软件可测试性设计.随着软件行业的迅猛发展，软件测试也逐渐受到越来越多的软件公司所重视，然而开发出来的软件直接就可以拿出来做测试吗？根据近几年来的实践证明，在设计软件时事先没有对软件的可测试性进行周密设计和部署的软件在测试时总是很难于进行，直到测试无法 1概述 随着软件行业的迅猛发展，软件测试也逐渐受到越来越多的软件公司所重视，然而开发出来的软件直接就可以拿出来做测试吗？根据近几年来的实践证明，在设计软件时事先没有对软件的可测试性进行周密设计和部署的软件

  3. 所属分类：其它

    • 发布日期：2021-03-23
    • 文件大小：135168
    • 提供者：weixin_38611254

  1. 软件可测试性设计

  2. 1概述 　　随着软件行业的迅猛发展，软件测试也逐渐受到越来越多的软件公司所重视，然而开发出来的软件直接就可以拿出来做测试吗?根据近几年来的实践证明，在设计软件时事先没有对软件的可测试性进行周密设计和部署的软件在测试时总是很难于进行，直到测试无法进行下去为止。被测软件在编码时需要考虑给测试和后期的产品维护提供必要的手段和接口支持，即要求软件具有可测试性。基于可测试性的目标考虑，良好的架构设计，完备的接口，使得软件测试更加高效和可行，同时产品维护也更加便利。 　　本文描述的范围：可测试性定义、可测试

  3. 所属分类：其它

    • 发布日期：2021-03-23
    • 文件大小：70656
    • 提供者：weixin_38750003

  1. 软件可测试性设计

  2. 随着软件行业的迅猛发展，软件测试也逐渐受到越来越多的软件公司所重视，然而开发出来的软件直接就可以拿出来做测试吗?根据近几年来的实践证明，在设计软件时事先没有对软件的 　　1概述 　　随着软件行业的迅猛发展，软件测试也逐渐受到越来越多的软件公司所重视，然而开发出来的软件直接就可以拿出来做测试吗?根据近几年来的实践证明，在设计软件时事先没有对软件的可测试性进行周密设计和部署的软件在测试时总是很难于进行，直到测试无法进行下去为止。被测软件在编码时需要考虑给测试和后期的产品维护提供必要的手段和接口支持，

  3. 所属分类：其它

    • 发布日期：2021-03-23
    • 文件大小：70656
    • 提供者：weixin_38564598

  1. 软件可测试性设计

  2. 随着软件行业的迅猛发展，软件测试也逐渐受到越来越多的软件公司所重视，然而开发出来的软件直接就可以拿出来做测试吗？根据近几年来的实践证明，在设计软件时事先没有对软件 1概述 随着软件行业的迅猛发展，软件测试也逐渐受到越来越多的软件公司所重视，然而开发出来的软件直接就可以拿出来做测试吗？根据近几年来的实践证明，在设计软件时事先没有对软件的可测试性进行周密设计和部署的软件在测试时总是很难于进行，直到测试无法进行下去为止。被测软件在编码时需要考虑给测试和后期的产品维护提供必要的手段和接口支持，即要求软件

  3. 所属分类：其它

    • 发布日期：2021-03-23
    • 文件大小：77824
    • 提供者：weixin_38752897

  1. 使用CP-PLL可测试性设计的故障检测方法

  2. 使用CP-PLL可测试性设计的故障检测方法

  3. 所属分类：其它

    • 发布日期：2021-03-17
    • 文件大小：266240
    • 提供者：weixin_38618140

  1. 一款用于多媒体处理的异构多核系统芯片的可测试性设计

  2. 一款用于多媒体处理的异构多核系统芯片的可测试性设计

  3. 所属分类：其它

    • 发布日期：2021-03-17
    • 文件大小：1048576
    • 提供者：weixin_38524472

  1. “存储+逻辑”3D集成电路的硅通孔可测试性设计

  2. “存储+逻辑”3D集成电路的硅通孔可测试性设计

  3. 所属分类：其它

    • 发布日期：2021-02-20
    • 文件大小：1048576
    • 提供者：weixin_38562626

  1. PCB可测试性设计技术要概述

  2. 随着技术进入超大规模集成（VLSI）时代，VLSI电路的高度复杂性及多层印制板、表面封装（SMT）、圆片规模集成（WSI）和多模块（MCM）技术在电路系统中的运用，都使得电路节点的物理可访问性正逐步削弱以至于消失，电路和系统的可测试性急剧下降，测试成本在电路和系统总成本中所占的比例不断上升，常规测试方法正面临着日趋严重的测试困难。 PCB可测试性设计技术要概述     在电路的逻辑设计完成后，通常是以手工的方式来加入可测试性（Testability）设计。激

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：137216
    • 提供者：weixin_38630358
« 12 3 4 5 6 7 8 9 10 ... 50 »