注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 可综合的Verilog语法

  2. 可综合的Verilog语法,对于用Verilog来实现电路的人，非常有帮助，可以做为设计时的参考。

  3. 所属分类：专业指导

    • 发布日期：2009-06-21
    • 文件大小：299008
    • 提供者：magicding1985

  1. 可综合设计和Verilog简介

  2. 可综合设计简介。

  3. 所属分类：专业指导

    • 发布日期：2009-08-09
    • 文件大小：285696
    • 提供者：s52zok

  1. 可综合的verilog文档，PDF格式的

  2. 实用的verilog教程，详细介绍了可综合的verilog，需要学习verilog的可以看看，英文原版的

  3. 所属分类：专业指导

    • 发布日期：2011-03-02
    • 文件大小：5242880
    • 提供者：zjlzjg

  1. 可综合的硬件描述

  2. 可综合的硬件描述，可综合的硬件描述

  3. 所属分类：专业指导

    • 发布日期：2008-06-08
    • 文件大小：420864
    • 提供者：impi1982

  1. 可综合的verilog语法子集

  2. FPGA参考书之一 可综合的verilog语法子集

  3. 所属分类：专业指导

    • 发布日期：2012-03-06
    • 文件大小：71680
    • 提供者：lynn01247

  1. Verilog HDL 可综合语法总结

  2. Verilog HDL 可综合语法总结 Verilog HDL 可综合语法总结

  3. 所属分类：硬件开发

    • 发布日期：2013-01-02
    • 文件大小：49152
    • 提供者：miao20091395

  1. verilog可综合语法汇总

  2. 帮你汇总了verilog语法中可综合的语法，比较详细。

  3. 所属分类：硬件开发

    • 发布日期：2013-07-23
    • 文件大小：157696
    • 提供者：u010897813

  1. 可综合的CPU设计

  2. 可综合的CPU设计，利用Verilog的描述。

  3. 所属分类：其它

    • 发布日期：2013-12-26
    • 文件大小：694272
    • 提供者：u013292062

  1. 用 Verilog 和 VHDL 编写的 uart 通信代码（可综合）

  2. 拿verilog和vhdl编写的串口通信代码(可综合) (with vhdl and verilog prepared by the serial communication code (can be synthesized))

  3. 所属分类：电信

    • 发布日期：2020-05-17
    • 文件大小：293888
    • 提供者：weixin_43870101

  1. VerilogHDL可综合描述原则，常用语法描述对应的硬件结构2-1-重点提纲.pdf

  2. VerilogHDL可综合描述原则，常用语法描述对应的硬件结构

  3. 所属分类：电信

    • 发布日期：2020-04-09
    • 文件大小：189440
    • 提供者：weixin_40640020

  1. 可综合设计和VERILOG简介.pdf

  2. 第一次听到“可综合”这个词语的时候，非常困惑，因为我把它自动切换到“可编译”来理解，这样就衍生出一个“不可编译”，这不是一个低级错误吗，还需要讨论吗？ 右图展示了数字前端的开发流程，可综合的信息密码有： 意义：综合工具能够编译、优化、生成电路的RTL代码 输入：已通过逻辑验证的RTL代码 标准：可综合风格的语法是Verilog 2005标准的子集，目 前尚未形成标准 差异：几大主流厂商的综合工具存在差异，目前主流综合 工具是Synopsys的Design Com

  3. 所属分类：硬件开发

    • 发布日期：2020-01-04
    • 文件大小：289792
    • 提供者：riverside32

  1. 可综合的arm7 vhdl 代码

  2. sARM7TM————vhdl.rar 可综合的arm7 vhdl 代码 希望对大家有用~~~ 希望

  3. 所属分类：专业指导

    • 发布日期：2019-09-04
    • 文件大小：142336
    • 提供者：drjiachen

  1. 可综合的VerilogHDL设计实例

  2. 从算法设计到硬线逻辑的实现\可综合的VerilogHDL设计实例

  3. 所属分类：Web开发

    • 发布日期：2013-08-18
    • 文件大小：720896
    • 提供者：sunyzz

  1. verilog之可综合与不可综合

  2. 本文章是关于verilog之可综合与不可综合的。

  3. 所属分类：其它

    • 发布日期：2020-07-20
    • 文件大小：52224
    • 提供者：weixin_38538585

  1. FPGA设计中可综合的语法子集

  2. 可综合的语法是verilog可用语法里很小的一个子集，硬件设计的精髓就是力求用最简单的语句描述最复杂的硬件，这也正是硬件描述语言的本质。对于做RTL级设计来说，掌握好这些基本语法是很重要。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：53248
    • 提供者：weixin_38715097

  1. VHDL设计:逻辑综合的原则以及可综合的代码设计风格

  2. 本文主要介绍的是always块语言指导原则时序，可综合风格的Verilog HDL模块实例，组合逻辑电路设计实例。

  3. 所属分类：其它

    • 发布日期：2020-08-09
    • 文件大小：88064
    • 提供者：weixin_38571603

  1. EDA/PLD中的用Verilog HDL进行可综合RTL设计概述

  2. 1 前言 　　由于Verilog HDL硬件描述语言语法灵活、易懂，非常接近c语言的风格，所以逐渐成为集成电路设计领域中最为流行的设计语言。正是由于硬件描述语言的出现，才使得大规模、超大规模、特大规模、甚至千万门系统级SOC设计成为可能。 　　2 可综合RTL描述 　　Verilog HDL硬件描述语言既可以用于行为级建模，又可以用于RTL级建模，还可以用于可综合的RTL级建模。设计工程师可以根据自己的需要来选择不同的建模方式。在项目初期，设计工程师应该选择行为级建模来构建目标系统。随着设

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：113664
    • 提供者：weixin_38712279

  1. ipxact2systemverilog：将IPXACT XML转换为可综合的VHDL或SystemVerilog-源码

  2. xact2systemverilog ipxact2rst ipxact2md ipxact2vhdl 该软件采用寄存器组的IP-XACT描述，并生成可综合的VHDL和SystemVerilog软件包以及ReStructuredText文档。 它仅考虑注册银行说明。 该软件不会生成OVM或UVM测试平台软件包。 在example / tb目录中，有一个有关如何使用生成的包的示例。 用法 pip install ipxact2systemverilog ipxact2systemverilog

  3. 所属分类：其它

    • 发布日期：2021-02-23
    • 文件大小：3145728
    • 提供者：weixin_42131405

  1. FPGA可编程数字延迟定时器：1.实施了可综合的RTL设计，并检查了Altera MAX 10 FPGA板上的功能。 2.开发了SystemVerilog（OOPS）Testbench架构，以约束随机化验证设计-源码

  2. 可编程数字延迟计时器 实施了可综合的RTL设计，并检查了Altera MAX 10 FPGA板上的功能。 2.开发了SystemVerilog（OOPS）Testbench架构，以约束随机化验证设计

  3. 所属分类：其它

    • 发布日期：2021-02-22
    • 文件大小：46080
    • 提供者：weixin_42150745

  1. 用Verilog HDL进行可综合RTL设计概述

  2. 1 前言 　　由于Verilog HDL硬件描述语言语法灵活、易懂，非常接近c语言的风格，所以逐渐成为集成电路设计领域中为流行的设计语言。正是由于硬件描述语言的出现，才使得大规模、超大规模、特大规模、甚至千万门系统级SOC设计成为可能。 　　2 可综合RTL描述 　　Verilog HDL硬件描述语言既可以用于行为级建模，又可以用于RTL级建模，还可以用于可综合的RTL级建模。设计工程师可以根据自己的需要来选择不同的建模方式。在项目初期，设计工程师应该选择行为级建模来构建目标系统。随着设计

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：142336
    • 提供者：weixin_38628612
« 12 3 4 5 6 7 8 9 10 ... 50 »