注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. VHDL硬件描述语言

  2. 全面地介绍了VHDL硬件描述语言的基本知识和利用VHDL进行数字电路系统设计的方法。全书共分13章：第1－6章主要介绍VHDL语言的基本语法知识；第7－9章介绍利用VHDL设计组合逻辑电路和时序逻辑电路（包括状态机）的基本方法；第10、11章简单扼要地介绍了VHDL设计中的仿真和综合的内容；第12章介绍ALTERA公司的MAX＋PLUSII开发工具的使用；第13章给出了3个VHDL层次性设计的实例，以进一步提高读者学习和使 VHDL的能力。本书注重基础知识的介绍，力求向读者系统地讲解VHDL硬

  3. 所属分类：嵌入式

    • 发布日期：2009-06-06
    • 文件大小：7340032
    • 提供者：chenfengde

  1. 基于FPGA的交通灯控制器

  2. 设计任务 （一）有一条主干道和一条支干道的汇合点形成十字交叉路口，主干道为东西向，支干道为南北向。为确保车辆安全，迅速地通行，在交叉道口的每个入口处设置了红，绿，黄3色信号灯。 （二）要求： （1）主干道绿灯亮时，支干道红灯亮，反之亦然，两者交替允许通行，主干道每次放行55s，支干道每次放行25s。每次由绿灯变为红灯的过程中，黄灯亮5s作为过渡。 （2）能实现正常的倒计时显示功能。 （3）能实现总体清零功能：计数器由初始状态开始计数，对应状态的指示灯亮。 （4）能实现特殊状态的功能显示：进入特

  3. 所属分类：嵌入式

    • 发布日期：2009-06-13
    • 文件大小：858112
    • 提供者：yang2lan

  1. VHDL硬件描述语言与数字逻辑电路设计

  2. 内容概要 　　 本书系统地介绍了一种硬件描述语言,即VHDL语言设计数字逻辑电路和数字系统的新方法。这是电子电路设计方法上一次革命性的变化,也是迈向21世纪的电子工程师所必须掌握的专门知识。本书共分12章,第1章~第8章主要介绍VHDL语言的基本知识和使用VHDL语言设计简单逻辑电路的基本方法;第9章和第10章分别以定时器和接口电路设计为例,详述了用VHDL语言设计复杂电路的步骤和过程；第11章简单介绍了VHDL语言93版和87版的主要区别；第12章介绍了MAX+PlusⅡ的使用说明。 本书以

  3. 所属分类：嵌入式

    • 发布日期：2009-06-29
    • 文件大小：3145728
    • 提供者：gobabby

  1. FPGA硬件描述语言讲义

  2. FPGA硬件描述语言讲义的初衷是提高硬件描述语言的效率，把握verilog HDL的语言规则，改善程序编写风格，写出高效、可综合的代码

  3. 所属分类：硬件开发

    • 发布日期：2009-07-24
    • 文件大小：466944
    • 提供者：morallee

  1. Verilog_HDL教程

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2009-12-21
    • 文件大小：4194304
    • 提供者：yanlihui13579

  1. vhdl硬件描述语言

  2. 用于设计复杂的、多层次的设计。支持设计库和设计的重复使用 与硬件独立，一个设计可用于不同的硬件结构，而且设计时不必了解过多的硬件细节。 有丰富的软件支持VHDL的综合和仿真，从而能在设计阶段就能发现设计中的Bug，缩短设计时间，降低成本。 更方便地向ASIC过渡 VHDL有良好的可读性，容易理解。

  3. 所属分类：嵌入式

    • 发布日期：2010-03-21
    • 文件大小：30720
    • 提供者：guojilong

  1. 可综合的硬件描述

  2. 可综合的硬件描述，可综合的硬件描述

  3. 所属分类：专业指导

    • 发布日期：2008-06-08
    • 文件大小：420864
    • 提供者：impi1982

  1. Verilog_HDL教程.pdf

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2012-03-12
    • 文件大小：4194304
    • 提供者：lzj1987

  1. verilog的可综合设计

  2. verilog作为一种硬件描述语言，分为行为级描述，RTL级描述及门级描述，而本资源给出了可综合verilog语言描述的写法和注意点，对于初学者有较大的帮助

  3. 所属分类：专业指导

    • 发布日期：2008-10-20
    • 文件大小：578560
    • 提供者：yuanfen19822

  1. Verilog HDL Synthesis.pdf

  2. 关于verilog HDL 可综合的一些介绍 作者：J·Bhasker

  3. 所属分类：专业指导

    • 发布日期：2008-11-11
    • 文件大小：5242880
    • 提供者：wilburschen

  1. Verilog HDL程序设计教程_王金明

  2. 本书对Verilog HDL程序设计作了系统全面的介绍，以可综合的设计为重点，同时对仿真和模拟也作了深入的阐述。 本书以Verilog-1995标准为基础，全面介绍了Verilog HDL的词法、语法、语句，可综合程序的编写，仿真程序的编写，一般数字逻辑的实现，复杂逻辑和算法的实现等，讨论了设计中的方法与技巧，并以大量经过验证的设计实例为依据，深入浅出地阐述了Verilog程序开发所涉及的各个方面。对Verilog-2001的新增语法结构也作了介绍。 着眼于实用是本书的出发点，由于HDL语言的

  3. 所属分类：嵌入式

    • 发布日期：2009-02-22
    • 文件大小：10485760
    • 提供者：lishisen5168

  1. 硬件描述语言（英文简称： HDL ）

  2. 硬件描述语言（英文： Hardware Descr iption Language ，简称： HDL ）是电子系统硬件行为描述、结构描述、数据流描述的语言。利用这种语言，数字电路系统的设计可以从顶层到底层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化（ EDA ）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路 ASIC 或现场可编程门阵列 FPGA 自动布局

  3. 所属分类：讲义

    • 发布日期：2018-10-06
    • 文件大小：9437184
    • 提供者：qq_43343940

  1. VerilogHDL可综合描述原则，常用语法描述对应的硬件结构2-1-重点提纲.pdf

  2. VerilogHDL可综合描述原则，常用语法描述对应的硬件结构

  3. 所属分类：电信

    • 发布日期：2020-04-09
    • 文件大小：189440
    • 提供者：weixin_40640020

  1. FPGA设计中可综合的语法子集

  2. 可综合的语法是verilog可用语法里很小的一个子集，硬件设计的精髓就是力求用最简单的语句描述最复杂的硬件，这也正是硬件描述语言的本质。对于做RTL级设计来说，掌握好这些基本语法是很重要。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：53248
    • 提供者：weixin_38715097

  1. EDA/PLD中的用Verilog HDL进行可综合RTL设计概述

  2. 1 前言 　　由于Verilog HDL硬件描述语言语法灵活、易懂，非常接近c语言的风格，所以逐渐成为集成电路设计领域中最为流行的设计语言。正是由于硬件描述语言的出现，才使得大规模、超大规模、特大规模、甚至千万门系统级SOC设计成为可能。 　　2 可综合RTL描述 　　Verilog HDL硬件描述语言既可以用于行为级建模，又可以用于RTL级建模，还可以用于可综合的RTL级建模。设计工程师可以根据自己的需要来选择不同的建模方式。在项目初期，设计工程师应该选择行为级建模来构建目标系统。随着设

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：113664
    • 提供者：weixin_38712279

  1. 基础电子中的EDA技术综合应用的分析方法

  2. 传统的电路设计方法都是自底向上进行设计的，也就是首先确定可用的元器件，然后根据这些器件进行逻辑设计，完成各模块后进行连接，最 后形成系统。雨基于EDA技术的设计方法则是自顶向下进行设计的，也就是首先采用可完全独立于目标器件芯片物理结构的硬件描述语言，在系 统的基本功能或行为级上对设计的产品进行描述和定义，结合多层次的仿真技术，在确保设计的可行性与正确性的前提下，完成功能确认。然 后利用EDA工具的逻辑综合功能，把功能描述转换成某一具体目标芯片的网表文件，输出给该器件厂商的布局布线适配器，进行逻辑

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：87040
    • 提供者：weixin_38616139

  1. EDA/PLD中的基于RISC技术的8位微控制器设计

  2. 摘要：介绍基于RISC技术的8位微控制器的设计与实现。主要包括RISC指令集的选取；取指单元、译码单元、执行单元的设计；取指、译码、回写三级流水线技术的实现。该微控制器包含8级硬件堆栈、1个8位计数器、1个计数器溢出中断、2个外部中断源、8位数据输入和输出端口、16个通用寄存器、2K×16位的程序存储器、512字节的数据存储器。设计使用可综合的Verilog语言描述， QuartusⅡ软件仿真，FPGA器件验证实现。 关键词：RISC Verilog 8位微控制器 FPGA引 言随着微

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：94208
    • 提供者：weixin_38567813

  1. 电源技术中的VHDL设计中电路优化问题探讨

  2. VHDL设计中电路优化问题探讨 作者:泰山学院 王春玲 近年来，随着集成电路技术和EDA技术的不断发展，集设计、模拟、综合和测试功能为一体的VHDL语言，已作为IEEE标准化的硬件描述语言。由于其在语法和风格上类似于现代高级汇编语言，具有良好的可读性，描述能力强,设计方法灵活，易于修改，又具有可移植性，可重复利用他人的IP模块(具有知识产权的功能模块)等诸多优势而成为EDA设

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：103424
    • 提供者：weixin_38723753

  1. 如何让数字硬件设计简单化

  2. VHDL和Verilog是用于描述可综合数字硬件的两种主流语言。但我们不应忘记，它们初可不是为了这个目的创建的，而是为了模拟和归档。这个事实加之许多其它语法弱点，引发了许多问题，比如设计参数化能力弱；设计可重用性差；代码冗长、方法繁复；以及使可综合和不可综合特征之间的边界模糊不清。为了应对这些限制和问题，一些新的替代解决方案已经出现，如Bluespec、Chisel、CλaSH、Migen、MyHDL和SpinalHDL等。 　　以不同方式描述硬件 　　与VHDL和Verilog一样，Spi

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：230400
    • 提供者：weixin_38582793

  1. 用Verilog HDL进行可综合RTL设计概述

  2. 1 前言 　　由于Verilog HDL硬件描述语言语法灵活、易懂，非常接近c语言的风格，所以逐渐成为集成电路设计领域中为流行的设计语言。正是由于硬件描述语言的出现，才使得大规模、超大规模、特大规模、甚至千万门系统级SOC设计成为可能。 　　2 可综合RTL描述 　　Verilog HDL硬件描述语言既可以用于行为级建模，又可以用于RTL级建模，还可以用于可综合的RTL级建模。设计工程师可以根据自己的需要来选择不同的建模方式。在项目初期，设计工程师应该选择行为级建模来构建目标系统。随着设计

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：142336
    • 提供者：weixin_38628612
« 12 3 4 5 6 7 8 9 10 »