注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 可综合的Verilog语法

  2. 可综合的Verilog语法,对于用Verilog来实现电路的人，非常有帮助，可以做为设计时的参考。

  3. 所属分类：专业指导

    • 发布日期：2009-06-21
    • 文件大小：299008
    • 提供者：magicding1985

  1. 可综合的verilog语法（剑桥大学）

  2. 很好的一本书，拿来与大家分享。是一本设计思想的书。只得下载利用。

  3. 所属分类：专业指导

    • 发布日期：2009-08-10
    • 文件大小：299008
    • 提供者：tntwtsy

  1. verilog语法基础入门讲稿

  2. 讲课内容主要包括： Verilog 的应用 Verilog 语言的组成部件 结构级的建模与仿真 行为级的建模与仿真 延迟参数的表示 Verilog 的测试平台： 怎样产生激励信号和控制信号 输出响应的产生、记录和验证 任务和函数 用户定义的元器件（primitives） 可综合风格的Verilog 建模

  3. 所属分类：嵌入式

    • 发布日期：2009-10-15
    • 文件大小：497664
    • 提供者：fengyua

  1. Verilog_HDL教程

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2009-12-21
    • 文件大小：4194304
    • 提供者：yanlihui13579

  1. 可综合的Verilog语法

  2. 可综合的Verilog语法，英文版,希望对Verilog的学习有所帮助

  3. 所属分类：专业指导

    • 发布日期：2010-03-17
    • 文件大小：299008
    • 提供者：aquan886

  1. 夏宇闻Verilog教程.pdf

  2. Verilog 教程 第一章 数字信号处理、计算、程序、 算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL模型 第五章 基本运算逻辑和它们的Verilog HDL模型 第六章 运算和数据流动控制逻辑 第七章 有限状态机和可综合风格的Verilog HDL 第八章 可综合的VerilogHDL设计实例 ---简化的RISC CPU设计简介--- 第九章 虚拟器件和虚拟接口模型 第十章 设计

  3. 所属分类：其它

    • 发布日期：2010-12-25
    • 文件大小：1048576
    • 提供者：fagon

  1. verilog RTL级代码编写指导（20篇精华文章）

  2. verilog RTL级代码编写指导（20篇精华文章）目录： Actel HDL Coding Style Guide； Advanced High-level HDL Design Techniques for Programmable Logic； Designing Safe Verilog State Machines with Synplify； fpga优秀设计的十条戒律； Guide to HDL Coding Styles for Synthesis； IEEE P1364.1

  3. 所属分类：硬件开发

    • 发布日期：2011-12-09
    • 文件大小：9437184
    • 提供者：didixing

  1. 可综合的verilog语法子集

  2. FPGA参考书之一 可综合的verilog语法子集

  3. 所属分类：专业指导

    • 发布日期：2012-03-06
    • 文件大小：71680
    • 提供者：lynn01247

  1. Verilog_HDL教程.pdf

  2. 第1章 EDA技术综述 1 本章内容简介 1 1.1 引言 1 1.2 EDA技术及其发展 2 1.3 设计方法与设计技术 3 1.3.1 Top-down设计 3 1.3.2 Bottom-up设计 5 1.3.3 IP复用技术与SOC 5 1.4 EDA设计的实现 6 1.5 硬件描述语言 7 思考与练习 9 第2章 EDA设计软件与设计流程 10 本章内容简介 10 2.1 EDA软件工具概述 10 2.1.1 集成的CPLD/FPGA开发工具 10 2.1.2 输入工具（Design

  3. 所属分类：嵌入式

    • 发布日期：2012-03-12
    • 文件大小：4194304
    • 提供者：lzj1987

  1. verilog可综合语法汇总

  2. 帮你汇总了verilog语法中可综合的语法，比较详细。

  3. 所属分类：硬件开发

    • 发布日期：2013-07-23
    • 文件大小：157696
    • 提供者：u010897813

  1. 夏闻宇Verilog教程

  2. 第一章 数字信号处理计算程序算法和硬线逻辑的基本概念.doc 第七章 有限状态机和可综合风格的Verilog HDL.doc 第三章 Verilog HDL的基本语法.doc 第九章虚拟器件和虚拟接口模型以及它们在大型数字系统设计中的作用.doc 第二章 Verilog HDL设计方法概述.doc 第五章 基本运算逻辑和它们的Verilog HDL模型.doc 第八章 可综合的VerilogHDL设计实例简化的RISC CPU设计简介.doc 第六章 运算和数据流动控制逻辑.doc 第四章 不

  3. 所属分类：其它

    • 发布日期：2014-04-26
    • 文件大小：833536
    • 提供者：wwdlk

  1. verilog HDL综合实用教程.pdf

  2. 本书是Verilog寄存器传输级综合方面的实用指南，提供大量可综合的Verilog实例，详细介绍了Verilog综合所支持的各种语法结构，并且用示例说明了如何把这些可综合的结构搭配起来对各种硬件远见进行建模。

  3. 所属分类：专业指导

    • 发布日期：2008-11-22
    • 文件大小：2097152
    • 提供者：lig82

  1. Verilog HDL简介

  2. Verilog HDL使用简介；什么是Verilog HDL? Verilog HDL vs. VHDL； Verilog HDL语法； 设计描述层次； 设计的测试与验证； 可综合的设计； 有限状态机（FSM)； 一个除法器的设计实例；常用仿真器和综合软件

  3. 所属分类：Web开发

    • 发布日期：2017-02-26
    • 文件大小：1001472
    • 提供者：walkerxx

  1. Verilog HDL程序设计教程_王金明

  2. 本书对Verilog HDL程序设计作了系统全面的介绍，以可综合的设计为重点，同时对仿真和模拟也作了深入的阐述。 本书以Verilog-1995标准为基础，全面介绍了Verilog HDL的词法、语法、语句，可综合程序的编写，仿真程序的编写，一般数字逻辑的实现，复杂逻辑和算法的实现等，讨论了设计中的方法与技巧，并以大量经过验证的设计实例为依据，深入浅出地阐述了Verilog程序开发所涉及的各个方面。对Verilog-2001的新增语法结构也作了介绍。 着眼于实用是本书的出发点，由于HDL语言的

  3. 所属分类：嵌入式

    • 发布日期：2009-02-22
    • 文件大小：10485760
    • 提供者：lishisen5168

  1. Verilog HDL

  2. 全书共分为六章，第一章为 Verilog HDL设计方法概述；第二章介绍Verilog HDL的基本语法；第三章介绍不同抽象级别的Verilog HDL模型；第四章讲述有限状态机和可综合风格的Verilog HDL；第五章为可综合的Verilog HDL设计实例（简化的RISC-CPU设计简介）；第六章介绍虚拟器件和虚拟接口模块。书中各章都有大量的例题，每章后还附有思考题，可以帮助读者理解书中的基本概念并掌握设计从简单到非常复杂的各种风格模块的技术。本书面向的对象是大学电子类和计算机工程类本科

  3. 所属分类：C

    • 发布日期：2009-04-18
    • 文件大小：4194304
    • 提供者：wdd3214809

  1. 面向数字系统综合的VERILOG编码风格.pdf

  2. 全书共分17章，覆盖了Verilog基本语法、仿真测试、面向FPGA和标准单元的逻辑综合、可综合的代码风格和VLSI设计方法等关键内容，最后不还简要描述了混合技术的设计

  3. 所属分类：硬件开发

    • 发布日期：2019-05-23
    • 文件大小：26214400
    • 提供者：drjiachen

  1. 可综合设计和VERILOG简介.pdf

  2. 第一次听到“可综合”这个词语的时候，非常困惑，因为我把它自动切换到“可编译”来理解，这样就衍生出一个“不可编译”，这不是一个低级错误吗，还需要讨论吗？ 右图展示了数字前端的开发流程，可综合的信息密码有： 意义：综合工具能够编译、优化、生成电路的RTL代码 输入：已通过逻辑验证的RTL代码 标准：可综合风格的语法是Verilog 2005标准的子集，目 前尚未形成标准 差异：几大主流厂商的综合工具存在差异，目前主流综合 工具是Synopsys的Design Com

  3. 所属分类：硬件开发

    • 发布日期：2020-01-04
    • 文件大小：289792
    • 提供者：riverside32

  1. FPGA设计中可综合的语法子集

  2. 可综合的语法是verilog可用语法里很小的一个子集，硬件设计的精髓就是力求用最简单的语句描述最复杂的硬件，这也正是硬件描述语言的本质。对于做RTL级设计来说，掌握好这些基本语法是很重要。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：53248
    • 提供者：weixin_38715097

  1. EDA/PLD中的用Verilog HDL进行可综合RTL设计概述

  2. 1 前言 　　由于Verilog HDL硬件描述语言语法灵活、易懂，非常接近c语言的风格，所以逐渐成为集成电路设计领域中最为流行的设计语言。正是由于硬件描述语言的出现，才使得大规模、超大规模、特大规模、甚至千万门系统级SOC设计成为可能。 　　2 可综合RTL描述 　　Verilog HDL硬件描述语言既可以用于行为级建模，又可以用于RTL级建模，还可以用于可综合的RTL级建模。设计工程师可以根据自己的需要来选择不同的建模方式。在项目初期，设计工程师应该选择行为级建模来构建目标系统。随着设

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：113664
    • 提供者：weixin_38712279

  1. 用Verilog HDL进行可综合RTL设计概述

  2. 1 前言 　　由于Verilog HDL硬件描述语言语法灵活、易懂，非常接近c语言的风格，所以逐渐成为集成电路设计领域中为流行的设计语言。正是由于硬件描述语言的出现，才使得大规模、超大规模、特大规模、甚至千万门系统级SOC设计成为可能。 　　2 可综合RTL描述 　　Verilog HDL硬件描述语言既可以用于行为级建模，又可以用于RTL级建模，还可以用于可综合的RTL级建模。设计工程师可以根据自己的需要来选择不同的建模方式。在项目初期，设计工程师应该选择行为级建模来构建目标系统。随着设计

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：142336
    • 提供者：weixin_38628612
« 12 3 »