注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 窄带滤波_单片锁相环的位同步提取电路

  2. 详细介绍了位同步信号提取电路的设计，很有价值哦！期待您的青睐！

  3. 所属分类：专业指导

    • 发布日期：2009-12-23
    • 文件大小：154624
    • 提供者：jixuanbing

  1. 通信原理课程设计——帧同步提取模块

  2. 资源中包含帧同步提取模块的VHDL程序编程 仿真波形以及原理图

  3. 所属分类：嵌入式

    • 发布日期：2010-01-25
    • 文件大小：657408
    • 提供者：lonely09baby

  1. 基带信号中同步提取的几种方法

  2. 任何数字通信设备要能正常工作， 一般都离不开定时提取电路。定时电路输出连续而准确的位同步信号，即取样脉冲。例如，在相干解调的中，通常要用取样脉冲对解调后的基带信号进行取样。然后进行电平判决．以削除噪声及传输畸变带来的影响，还原出整齐规则的码元脉冲波形。如果位同步发生相位抖动或错位， 就会降低通信设备的抗干扰性能，甚至造成误码。

  3. 所属分类：专业指导

    • 发布日期：2010-06-12
    • 文件大小：162816
    • 提供者：MFXSTUDENT

  1. 利用CPLD进行位同步提取

  2. 使用锁相环同步的方法来实现位同步时钟信号提取，主要由过零提取、鉴相器、脉冲形成、脉冲加减控制和分频器几个部分组成。输入的非归零二进制码元经过零提取后送入鉴相器，鉴相器对过零提取后的输出码元q1的相位与位同步提取后输出信号clkout的相位进行比较，当位同步提取输出信号clkout的相位超前时输出一个减脉冲信号dec，滞后时输出一个加脉冲信号inc，然后送入脉冲加减控制器，脉冲加减控制器根据鉴相器的输出信号inc和dec来控制对输入的两路时钟脉冲信号p1和p2的打开与关闭，p1和p2是由脉冲形成

  3. 所属分类：专业指导

    • 发布日期：2010-08-11
    • 文件大小：250880
    • 提供者：fan66fan

  1. 数字锁相位位同步提取

  2. 数字锁相位同步提取的 VHDL 实现 ，詹鹏 郭勇 赖武刚 蔡顺燕

  3. 所属分类：专业指导

    • 发布日期：2011-09-16
    • 文件大小：145408
    • 提供者：wakndgn

  1. 基于MATLAB的基带传输位同步信号提取

  2. 位同步信号提取的流程为:过零检测；微分；整流；带通滤波；整形，过零检测 基于以上步骤利用MATLAB的M文件函数编程

  3. 所属分类：专业指导

    • 发布日期：2012-05-03
    • 文件大小：3072
    • 提供者：kgmelo526725571

  1. BASYS2 board实现位同步提取

  2. BASYS2 board,FPGA，实现M12序列的生成并加在低频二进制信号上（输入信号），之后实现了位同步提取。

  3. 所属分类：专业指导

    • 发布日期：2013-06-05
    • 文件大小：137216
    • 提供者：u010928860

  1. 位同步提取程序（vhdl）

  2. 使用VHDL编写的基于CPLD的位同步提取程序（类似CDR)

  3. 所属分类：硬件开发

    • 发布日期：2014-05-19
    • 文件大小：2048
    • 提供者：tb_tiger

  1. 位同步提取资源汇总（包含论文期刊检索的文章以及程序）

  2. 位同步提取资源汇总（包含论文期刊检索的文章以及程序） 对于写同步时钟提取，非常有帮助

  3. 所属分类：硬件开发

    • 发布日期：2014-05-19
    • 文件大小：3145728
    • 提供者：tb_tiger

  1. 同步提取变换SET

  2. “同步提取变换”(Synchroextracting Transform，SET)，(1)时频分辨率高，renyi熵低于目前99%的TFA方法(即能量聚集性高)，处理结果非常接近ITFA目标； (2)可用于模态分解，在低信噪比的情况下，具有较好的噪声鲁棒性； (3)能够用于弱信号检测，可及时发现微弱故障特征； (4)计算复杂度与STFT处于同一水平，可用于实时计算； (5)无需太多输入参数，与STFT一样，是属于无参数化的方法； (6)该方法可移植于小波变换、S变换等方法

  3. 所属分类：电信

    • 发布日期：2019-03-05
    • 文件大小：230400
    • 提供者：weixin_41320945

  1. 焦炭-磷矿石-钾长石体系同步提取磷和钾

  2. 文章以钾长石与中低品位磷矿石资源的合理利用为目的,借鉴窑法磷酸生产原理,以焦炭、磷矿粉和钾长石为主要原料,在高温下焙烧,以磷的反应率和钾的溶出率为主要指标,考察了还原剂焦炭用量、焙烧温度、焙烧时间、钙硅比、助剂种类及助剂添加量对反应的影响。实现了焦炭-磷矿石-钾长石体系同步提取磷和钾。

  3. 所属分类：其它

    • 发布日期：2020-07-05
    • 文件大小：384000
    • 提供者：weixin_38728360

  1. 基于单片机的数字通信系统位同步提取

  2. 同步是通信系统中一个非常重要的实际问题。同步系统性能的降低会导致通信系统性能的降低，甚至使通信系统不能正常工作。因此，同步是信息能够正确可靠传输的前提。介绍一种基于单片机的锁相环位同步提取技术的原理及算法。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：276480
    • 提供者：weixin_38670391

  1. 基于FPGA的锁相环位同步提取电路设计

  2. 同步是通信系统中一个重要的问题。在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。因为只有确定了每一个码元的起始时刻，才能对数字信息作出正确的判决。利用全数字锁相环可直接从接收到的单极性不归零码中提取位同步信号。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：103424
    • 提供者：weixin_38613173

  1. 一种基于FPGA的锁相环位同步提取电路设计

  2. 在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。一般的位同步电路大多采用标准逻辑器件按传统数字系统设计方法构成，具有功耗大，可靠性低的缺点。用FPGA设计电路具有很高的灵活性和可靠性，可以提高集成度和设计速度，增强系统的整体性能。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：105472
    • 提供者：weixin_38613681

  1. EDA/PLD中的基于FPGA的锁相环位同步提取电路设计

  2. 基于FPGA的锁相环位同步提取电路设计 浙江工业大学之江学院 周云水 概述 同步是通信系统中一个重要的问题。在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。因为只有确定了每一个码元的起始时刻，才能对数字信息作出正确的判决。利用全数字锁相环可直接从接收到的单极性不归零码中提取位同步信号。 一般的位同步电路大多采

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：61440
    • 提供者：weixin_38631049

  1. 通信与网络中的一种基于二次扩频的帧同步提取的FPGA实现

  2. 摘 要：本文介绍了一种利用扩频技术实现帧同步的方案，重点介绍了用补码配对相减匹配滤波法实现同步提取的原理及其FPGA设计实现，并在同步提取的基础上简要叙述了帧同步信号的抵消。关键词：相关峰；帧同步；补码配对相减匹配滤波法引言在时分复用通信系统中，实现帧同步的传统方法是在复用帧中插入一个帧同步时隙，帧同步码是一组特殊码型的码组，接收端利用帧同步码的相关性实现帧同步。帧同步码是具有良好自相关性和互相关性的独特码，当和本地码完全同步时的相关峰最大，其他任何时候的相关峰很小。帧同步码在复帧中占用时

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：87040
    • 提供者：weixin_38559727

  1. EDA/PLD中的一种基于FPGA的帧同步提取方法的研究(EP20K400EBC652-1X)

  2. 在可靠的通信系统中，要保证接收端能正确解调出信息，必须要有一个同步系统，以实现发送端和接收端的同步，因此同步提取在通信系统中是至关重要的。一个简单的接收系统框图如图１所示。 本文介绍一种基于现场可编程门阵列（ＦＰＧＡ）的同步方案。ＦＰＧＡ是与传统ＰＬＤ不同的一类可编程ＡＳＩＣ，它是将门阵列的通用结构与ＰＬＤ的现场可编程特性结合于一体的新型器件，最早由美国Ｘｉｌｉｎｘ公司于１９８５年推出。ＦＰＧＡ具有集成度高、通用性好、设计灵活、开发周期短、编程方便、产品上市快捷等特点，它的

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：146432
    • 提供者：weixin_38546622

  1. EDA/PLD中的一种基于FPGA的帧同步提取方法的研究

  2. 在可靠的通信系统中，要保证接收端能正确解调出信息，必须要有一个同步系统，以实现发送端和接收端的同步，因此同步提取在通信系统中是至关重要的。一个简单的接收系统框图如图１所示。 本文介绍一种基于现场可编程门阵列（ＦＰＧＡ）的同步方案。ＦＰＧＡ是与传统ＰＬＤ不同的一类可编程ＡＳＩＣ，它是将门阵列的通用结构与ＰＬＤ的现场可编程特性结合于一体的新型器件，最早由美国Ｘｉｌｉｎｘ公司于１９８５年推出。ＦＰＧＡ具有集成度高、通用性好、设计灵活、开发周期短、编程方便、产品上市快捷等特点，它的

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：144384
    • 提供者：weixin_38729108

  1. 基于双叠层谐振的自供电压电热能同步提取接口电路

  2. 基于双叠层谐振的自供电压电热能同步提取接口电路

  3. 所属分类：其它

    • 发布日期：2021-03-21
    • 文件大小：1048576
    • 提供者：weixin_38618024

  1. 基于光纤中四波混频效应光逻辑门的信号同步提取与擦除

  2. 设计并演示了一种新型的光信号全光提取与擦除方案。将两个时域上同步，强度反相的矩形光脉冲作为控制信号，通过光纤中四波混频效应所形成的逻辑门（与门和非门），可以对一段时隙上的光数据进行同步的提取和擦除。对10 Gb/s非归零信号的仿真和实验验证了方案的可行性。方案可在更高速率的系统下工作，并对波长和码型透明。

  3. 所属分类：其它

    • 发布日期：2021-02-05
    • 文件大小：3145728
    • 提供者：weixin_38747211
« 12 3 4 5 6 7 8 9 10 ... 37 »