注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. VHDL 源程序集详细讲解 100例

  2. VHDL 源程序集 100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21

  3. 所属分类：其它

    • 发布日期：2009-05-03
    • 文件大小：233032
    • 提供者：tanhaijun2007

  1. VHDL语言100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：其它

    • 发布日期：2009-07-17
    • 文件大小：234496
    • 提供者：ft2569201

  1. VHDL 程序举例打包，应该有你想要的

  2. VHDL 程序举例 文件夹中包括下面程序 -------------------------------------------------------------------------------- NOTE：该程序参考FPGA中文网站 重要说明：不同软件对VHDL语法的支持范围是不一样的，以下程序中的某些语句可能不能运行在所有的软件平台之上，因此程序可能要作一些修改，同时务必注意阅读程序中的注释。以下部分程序为txt格式，请自行另存为vdh后缀的文件。有些EDA软件要求ENTITY的名称

  3. 所属分类：网络攻防

    • 发布日期：2009-07-23
    • 文件大小：43008
    • 提供者：engddy

  1. VHDL语言100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：其它

    • 发布日期：2009-08-20
    • 文件大小：332800
    • 提供者：sfhgky

  1. VHDL语言100例

  2. 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程死锁 第22例 振荡与

  3. 所属分类：其它

    • 发布日期：2009-08-31
    • 文件大小：320512
    • 提供者：a339238363

  1. VHDL语言100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：其它

    • 发布日期：2010-04-15
    • 文件大小：340992
    • 提供者：monml

  1. MSP430用户手册

  2. 1 MSP430系列 1.1 特性与功能 1.2 系统关键性能 1.3 MSP430系列的各型号 2 结构概述 2.1 CPU 2.2 代码存储器 2.3 数据存储器（RAM） 2.4 运行控制 2.5 外围模块 2.6 振荡器、倍频器和时钟发生器 3 系统复位、中断和运行模式 3.1 系统复位和初始化 3.2 中断系统结构 3.3 中断处理 3.3.1 SFR中的中断控制位 3.3.2 外部中断 3.4 运行模式 3.5 低功耗模式 3.5.1 低功耗模式0与模式1，LPM0和LPM1 3.

  3. 所属分类：C

    • 发布日期：2010-06-04
    • 文件大小：4194304
    • 提供者：sk009009

  1. 计算机组成原理本科复习题1

  2. 本科生期末试卷六 一． 选择题（每小题1分，共10分） 1． 完整的计算机应包括___d___。 A 运算器、存储器、控制器 ； B 外部设备和主机 ； C 主机和实用程序 ； D 配套的硬件设备和软件系统 ； 2． 用64位字长（其中1位符号位）表示定点小数时，所能表示的数值范围是___b___。 A [ 0，264 – 1 ] B [ 0，263 – 1 ] C [ 0，262 – 1 ] D [ 0，263 ] 3． 四片74181ALU和1片74812CLA器件相配合，具有如下进位传递

  3. 所属分类：C

    • 发布日期：2010-06-17
    • 文件大小：1048576
    • 提供者：zlzhoulei

  1. 在MAX+PLUS II中，设计一个半加器和或门、4－16译码器和4位向量乘法器

  2. 1.利用文本编辑器和VHDL语言设计一个半加器和或门，将其定义成Symbol图元，在图形编辑器中利用这些Symbol将其设计成一个全加器。下载到CPLD芯片中，接入输入电平信号和输出LED显示器，通电验证并抄写其真值表。 2.利用VHDL语言设计一个4－16译码器，下载后实现。 3.利用VHDL语言设计一个4位向量乘法器，下载后实现。

  3. 所属分类：嵌入式

    • 发布日期：2010-07-05
    • 文件大小：363520
    • 提供者：bi_qianyu

  1. 组成原理课程设计代码——完整版

  2. 序 号 实验项目 名称 实 验 内 容 学时 要求 性质 类别 所用主要仪 器及台套数 所在实验室 1 QuartusII的使用 在本次实验中，学会QuartusII软件的使用，然后利用此系统完成： 〈１〉 一位全加器设计 〈２〉 并行八位寄存器设计。 下载到实验箱上，在实验箱上验证。 必做 验证 专业基础 计算机组成原理实验箱30台 P4计算机60台 硬件基础实验室 2 层次化设计方法 在本次实验中，学会层次化设计方法，利用该方法完成： 〈１〉同步二进制计数器 〈２〉多位二进制加法器 下载到

  3. 所属分类：专业指导

    • 发布日期：2010-09-18
    • 文件大小：5120
    • 提供者：chitu1

  1. 我的论文：基于FPGA 的数字滤波器的设计与实现

  2. 提出了一种基于FPGA 的FIR 线性相位滤波器设计方案, 充分利用FPGA 四输入查找表LUT 结构构成 向量乘法器, 给出了对应的VHDL 源程序及仿真结果, 并讨论了设计误差原因及改进措施。与普通滤波器相比, 基 于查找表的FIR 滤波器具有速度快、占用资源少的特点。采用流水线技术对加法运算进行处理, 速度进一步提高。

  3. 所属分类：硬件开发

    • 发布日期：2011-04-17
    • 文件大小：813056
    • 提供者：BARBERQS

  1. 基于FPGA的LDPC编码设计

  2. 基于FPGA的LDPC编码设计,用RU算法，矩阵向量乘法器的应用

  3. 所属分类：专业指导

    • 发布日期：2011-05-22
    • 文件大小：735232
    • 提供者：lyt2620676

  1. vhdl语言设计100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：其它

    • 发布日期：2011-05-24
    • 文件大小：234496
    • 提供者：fqingchan

  1. VHDL语言100例详解 程序代码

  2. 包括如下100例有关的VHDL描述文件，但解压后只有94例，其他部分错误 第1例?带控制端口的加法器 袁 媛（1） 第2例?无控制端口的加法器 袁 媛（4） 第3例?乘法器 袁 媛（6） 第4例?比较器 袁 媛（8） 第5例?二路选择器 袁 媛（11） 第6例?寄存器 袁 媛（13） 第7例?移位寄存器 袁 媛（16） 第8例?综合单元库 袁 媛（22） 第9例?七值逻辑与基本数据类型 袁 媛（29） 第10例?函数 袁 媛（32） 第11例?七值逻辑线或分辨函数 袁 媛（35） 第12例?转

  3. 所属分类：硬件开发

    • 发布日期：2011-11-10
    • 文件大小：319488
    • 提供者：shamo88

  1. 新塘_M051系列驱动参考指南(中文).

  2. 新塘_M051系列驱动参考指南 新唐科技NuMicro M051 系列基于ARM Cortex-M0核心的高效能、低功耗的单片机，其核心执行速度高达50MHz相当于45DMIPS，每秒执行4千五百万条指令，且内建32位乘法器，嵌套向量中断控制器NVIC，双信道APB设计，使系统效能发挥到极致。而芯片周边配置有内建8K到64K Bytes 快闪内存，4K Bytes RAM存储器，独立4K Bytes DATA FLASH快闪数据区，独立4K Bytes 程序升级快闪内存，外部扩充地址/数据总线

  3. 所属分类：其它

    • 发布日期：2011-12-28
    • 文件大小：3145728
    • 提供者：lxh413458727

  1. MSP430手册

  2. 1 MSP430系列 1.1 特性与功能 1.2 系统关键性能 1.3 MSP430系列的各型号 2 结构概述 2.1 CPU 2.2 代码存储器 2.3 数据存储器（RAM） 2.4 运行控制 2.5 外围模块 2.6 振荡器、倍频器和时钟发生器 3 系统复位、中断和运行模式 3.1 系统复位和初始化 3.2 中断系统结构 3.3 中断处理 3.3.1 SFR中的中断控制位 3.3.2 外部中断 3.4 运行模式 3.5 低功耗模式 3.5.1 低功耗模式0与模式1，LPM0和LPM1 3.

  3. 所属分类：电信

  1. vhdl语言100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：硬件开发

    • 发布日期：2012-12-08
    • 文件大小：320512
    • 提供者：cyliu5156

  1. 向量乘法器的verilog HDL设计代码

  2. 基于Wallace乘法器生成乘积项，向量乘法器自然而然得到。

  3. 所属分类：硬件开发

    • 发布日期：2018-05-14
    • 文件大小：2048
    • 提供者：reborn_lee

  1. 向量乘法器的verilog HDL设计代码及其测试文件（修改版）

  2. 本压缩文件包括向量乘法器以及其测试文件，向量乘法器本身原理简单，但其乘积项运用到了Wallace树乘法器，所以本代码是在Wallace树乘法器的基础上的向量乘法器。

  3. 所属分类：硬件开发

    • 发布日期：2018-05-15
    • 文件大小：1024
    • 提供者：reborn_lee

  1. 基于并行光学向量矩阵乘法器的离散傅里叶变换方法研究

  2. 离散傅里叶变换是数字信号处理中最核心的数学工具之一。传统基于数字电路的离散傅里叶变换方法受限于电子器件的速度，难以满足高速信号处理要求，尤其制约了太比特每秒超高速光处理技术的发展。基于并行光学向量矩阵乘法器原理的离散傅里叶变换方法，利用光传播的高速和低损耗特点，提出以相位空间光调制器为核心变换矩阵的全光并行离散傅里叶变换方法，并通过实验进行了验证。实验结果显示，所提出的全光并行离散傅里叶变换误差小于0.13，通过进一步的模块集成和性能提升，该方法将在高速光信号处理中有较大的应用潜力。

  3. 所属分类：其它

    • 发布日期：2021-02-05
    • 文件大小：3145728
    • 提供者：weixin_38636983
« 12 3 »